[发明专利]通道间匹配性测试电路

权利要求书

1.一种通道间匹配性测试电路，用于测试不同通道芯片间的传输延时差，每个通道芯片包括各自独立的功能电路；其特征在于，所述测试电路包括：测试模式电路、以及与所述测试模式电路信号连接的传输延时差处理电路；

所述测试模式电路，用于产生并输出测试模式使能信号，以开启所述传输延时差处理电路；

所述传输延时差处理电路，用于根据第一输出信号和第二输出信号生成二进制数，并输出所述二进制数；所述第一输出信号为第一通道芯片中的功能电路的输出信号，所述第二输出信号为第二通道芯片中的功能电路的输出信号。

2.根据权利要求1所述的通道间匹配性测试电路，其特征在于，所述测试模式电路包括：脉冲检测电路、阈值检测电路、以及进入测试模式电路；

所述脉冲检测电路，用于输入第一输入信号，检测所述第一输入信号的脉冲个数，并根据检测结果生成第一脉冲信号，将所述第一脉冲信号输出到所述进入测试模式电路；所述第一输入信号为第一通道芯片中的功能电路的输入信号；

所述阈值检测电路，用于输入电源信号，检测所述电源信号的电压，产生高、低阈值判断信号，并将所述高、低阈值判断信号输出到所述进入测试模式电路；

所述进入测试模式电路，用于对所述第一脉冲信号、所述高、低阈值判断信号进行逻辑处理后产生所述测试模式使能信号。

3.根据权利要求1所述的通道间匹配性测试电路，其特征在于，所述传输延时差处理电路包括：测试延时差电路、以及模数转换电路；

所述测试延时差电路，用于对所述第一输出信号和所述第二输出信号进行逻辑处理，产生第二脉冲信号；

所述模数转换电路，用于将所述第二脉冲信号的脉宽转换为二进制数输出。

4.根据权利要求3所述的通道间匹配性测试电路，其特征在于，所述测试延时差电路包括：第一触发器、第二触发器、以及逻辑处理器；

所述第一触发器和所述第二触发器分别输入内部电源信号，所述第一触发器的时钟端输入所述第一输出信号，所述第二触发器的时钟端输入所述第二输出信号；

所述逻辑处理器，用于对所述第一触发器和所述第二触发器的输出信号进行逻辑处理，产生所述第二脉冲信号。

5.根据权利要求4所述的通道间匹配性测试电路，其特征在于，所述第一触发器和所述第二触发器均为D触发器，所述逻辑处理器为异或门。

6.根据权利要求1所述的通道间匹配性测试电路，其特征在于，所述第二通道芯片所属的第二通道为所述第一通道芯片所属的第一通道的相邻通道或非相邻通道。

7.根据权利要求1所述的通道间匹配性测试电路，其特征在于，所述测试电路设置在所述第一通道芯片中或者设置在所述第二通道芯片中。

8.根据权利要求1至7任一项所述的通道间匹配性测试电路，其特征在于，所述测试电路还包括：与所述测试模式电路信号连接的参数修调电路；

所述测试模式使能信号还用于开启所述参数修调电路；

所述参数修调电路，用于对所述功能电路进行参数修调，以使所述传输延时差处理电路产生的二进制数对应的延时差符合设定指标要求。

9.一种多通道模组，所述多通道模组包括：至少两个通道芯片，每个通道芯片分别具有各自的功能电路；其特征在于，所述至少一个通道芯片中还包括：如权利要求1至8任一项所述的通道间匹配性测试电路；

所述通道间匹配性测试电路，用于测试所述两个通道芯片间的信号传输延时差，输出所述二进制数。

10.根据权利要求9所述的多通道模组，其特征在于，所述通道间匹配性测试电路设置在第一通道芯片中，所述第一通道芯片还包括：输出处理电路；

所述通道间匹配测试电路还用于输出所述测试模式使能信号；

所述输出处理电路，用于根据所述测试模式使能信号，输出所述第一通道芯片中的功能电路的输出信号或所述二进制数。