[发明专利]一种芯片FPGA原型验证方法及系统

说明书

本发明提供一种芯片FPGA原型验证方法及系统，涉及芯片FPGA原型验证领域，首先读取目标RTL设计代码，在所述RTL设计代码头部，设定宏定义数据，其次根据宏定义数据，生成第一模块文件列表，根据目标验证模块，在第一模块文件列表删除不是目标验证模块的模块，生成第二模块文件列表，然后只对第二模块文件列表中的模块进行功能和性能的验证，从而提高验证针对性，减少验证时间，增加验证灵活性，简化验证程序，提高芯片的FPGA原型验证阶段的效率，缩短芯片的研发周期。

技术领域

本发明涉及FPGA原型验证技术领域，具体涉及一种芯片FPGA原型验证方法及系统。

背景技术

随着芯片设计规模的与日俱增，其功能日趋复杂，芯片的验证阶段占据了整个芯片开发的大部分时间。为了缩短验证时间，在传统的仿真验证的基础上涌现了许多新的验证手段，如SDV(Software Driven verification)、BFM(Bus Function Model)等，以及基于FPGA的原型验证技术。由于FPGA的优势，大多芯片的开发采用FPGA原型验证技术。

FPGA原型验证验证过程中，现有技术对RTL设计代码进行全部编译和验证，花费时间较长，验证速度较慢，灵活性较低，有的采取了子系统验证，但是需要手动划分子系统，程序较为繁琐，因此，验证时间较长，亟待一种解决FPGA原型验证时间较长、验证速度较慢、灵活性较低、程序繁琐的验证方法。

发明内容

因此，本发明要解决的技术问题在于克服现有技术中的FPGA原型验证时间较长、验证速度较慢、灵活性较低、程序繁琐的缺陷。

本发明提供一种芯片FPGA原型验证方法及系统，可以提高验证针对性，增加验证灵活性，简化验证程序，减少验证时间，提高芯片的FPGA原型验证阶段的效率，缩短芯片的研发周期。

根据本发明的一个方面，采用如下技术方案：

一种芯片FPGA原型验证方法，包括：

步骤101，读取目标RTL设计代码，在所述RTL设计代码头部，设定宏定义数据，其中所述设定宏定义，可以根据RTL代码里的模块名称，模块开关、模块节点来设定宏定义，所述宏定义数据，包括但不限于获取的模块容量、模块面积、模块之间的连接关系和模块之间的时钟关系；

步骤102，根据所述宏定义数据，生成第一模块文件列表；

步骤103，根据目标验证模块，生成目标验证模块列表；

步骤104，将所述第一模块文件列表，与所述目标验证模块列表比较，在所述第一模块文件列表中删除不在所述目标验证模块列表的模块，生成第二模块文件列表；

步骤105，对所述第二模块文件列表中的模块，根据多FPGA的约束条件，以不超过多FPGA最大工作容量和使用面积为前提，依次考虑最优化多FPGA的最少连接以及最优化多FPGA的时钟关系，将所述第二模块文件列表的模块分配到相应FPGA进行功能和性能的验证；

步骤106，判断是否验证成功；如果验证成功，则结束验证工作；如果不成功，则返回错误用于修改，修改错误之后执行步骤105。

进一步地，包括：步骤1041，在所述步骤105之前，根据寄存器生成Excel表格，利用脚本转换成system verilog或C程序可用的头文件，用于寄存器验证。

进一步地，包括：所述Excel表格和所述程序可用的头文件，包含所述寄存器的地址定义和默认值。