[发明专利]一种采用并联电容的射频堆叠功放在审
| 申请号: | 202210026487.5 | 申请日: | 2022-01-11 |
| 公开(公告)号: | CN114244293A | 公开(公告)日: | 2022-03-25 |
| 发明(设计)人: | 王政;段轩;谢倩;朱伟强;韩婷婷;田密 | 申请(专利权)人: | 中国航天科工集团八五一一研究所 |
| 主分类号: | H03F3/195 | 分类号: | H03F3/195;H03F3/213;H03F1/02 |
| 代理公司: | 南京理工大学专利中心 32203 | 代理人: | 朱沉雁 |
| 地址: | 211103 江*** | 国省代码: | 江苏;32 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 采用 并联 电容 射频 堆叠 功放 | ||
1.一种采用并联电容的射频堆叠功放,其特征在于:包括四堆叠晶体管、第一电容C1、第二电容C2、第三电容C3、第四电容Cp1、第五电容Cp2,其中四堆叠晶体管由自下向上堆叠的第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4组成,.第一晶体管M1的栅极分别连接信号输入端Vin和第一偏置电压Vb1,第一晶体管M1的源极接地,第一晶体管M1的漏极连接第二晶体管M2的源极;第二晶体管M2的栅极通过第一电容C1连接到地,同时第二晶体管M2的栅极连接第二偏置电压Vb2,第二晶体管M2的漏极连接第三晶体管M3的源极;第三晶体管M3的栅极通过第二电容C2连接到地,同时第三晶体管M3的栅极连接第三偏置电压Vb3,第三晶体管M3的漏极连接第四晶体管M4的源极;第四晶体管M4的栅极通过第三电容C3连接到地,同时第四晶体管M4的栅极连接第四偏置电压Vb4,第四晶体管M4的漏极连接信号输出端Vout和电源电压Vcc;第四电容Cp1两端分别连接第四晶体管M4的源极和漏极,第五电容Cp2两端分别连接第三晶体管M3的源极和漏极;
电源电压Vcc产生静态电流,通过第四晶体管M4 的漏极流入第四晶体管M4的源极,再流入第三晶体管M3的漏极,通过第三晶体管M3 的漏极流入第三晶体管M3的源极,再流入第二晶体管M2的漏极,通过第二晶体管M2 的漏极流入第二晶体管M2的源极,再流入第一晶体管M1的漏极,通过第一晶体管M1 的漏极流入第一晶体管M1的源极,最终流入地;
四堆叠晶体管起到放大输入信号的作用,通过调整第一偏置电压Vb1、第二偏置电压Vb2、第三偏置电压Vb3、第四偏置电压Vb4来调整各四堆叠晶体管各晶体管的静态工作点一致;第一电容C1、第二电容C2和第三电容C3来调整四堆叠晶体管的各源漏堆叠电压幅度一致;在第四晶体管M4的漏端、第三晶体管M3的漏端和第二晶体管M2的漏端形成额外的导电通路,当位于上层的第四晶体管M4的漏端、第三晶体管M3漏端电平快速变化时,该导电通路能够加快下层第二晶体管M2漏端电平充放电速度,进而加快堆叠的上两层晶体管和下两层晶体管之间的电压同步变化,改善了由于晶体管寄生造成的堆叠晶体管源漏堆叠电压相位不一致的问题,使得四堆叠晶体管的各源漏堆叠电压相位更加一致,堆叠出的电压摆幅更大,提升电路效率。
2.根据权利要求1所述采用并联电容的射频堆叠功放,其特征在于:所述第四电容Cp1和第五电容Cp2的电容值范围均为1 fF~10 nF。
3.根据权利要求2所述采用并联电容的射频堆叠功放,其特征在于:还包括输入匹配网络、输出匹配网络、隔直第六电容Cdc1、隔直第七电容Cdc2,所述输入匹配网络设置于第一晶体管M1的栅极和信号输入端Vin之间,并通过隔直第六电容Cdc1与第一晶体管M1的栅极隔开;所述输出匹配网络设置于第四晶体管M4的漏极和信号输出端Vout之间,并通过隔直第七电容Cdc2与第四晶体管M4的漏极隔开。
4.根据权利要求3所述采用并联电容的射频堆叠功放,其特征在于:所述堆叠晶体管第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4均为N管。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国航天科工集团八五一一研究所,未经中国航天科工集团八五一一研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210026487.5/1.html,转载请声明来源钻瓜专利网。





