[发明专利]堆叠式存储器件及其测试方法

说明书

本发明涉及堆叠式存储器件及其测试方法。该存储器件包括：数据焊盘；读取电路，其根据读取定时信号和读取命令将读取数据或测试数据输出至数据焊盘；写入电路，其根据写入定时信号通过数据焊盘接收写入数据；测试寄存器电路，在第一测试模式期间，其对数据执行预设操作并存储数据，并且响应于读取命令将存储的数据作为测试数据来传输；数据压缩电路，其在第一测试模式期间通过压缩测试数据来生成测试输出信号并将测试输出信号输出至第一测试输出焊盘；以及定时控制电路，其在第一测试模式期间根据第一至第三输出控制信号生成读取定时信号并且通过延迟读取定时信号来生成写入定时信号。

相关申请的交叉引用

本申请要求于2021年7月6日提交的编号为10-2021-0088473的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本公开的各实施方式涉及半导体设计技术，更具体地，涉及一种测试堆叠式存储器件的方法。

背景技术

随着半导体技术的突飞猛进，要求诸如封装的半导体集成器件具有更高的集成度和性能。为此，当前的技术正在摆脱通过使用布线或凸块将半导体芯片排列在印刷电路板(PCB)上的一个平面上的二维结构。取而代之的是，与其中多个半导体芯片竖直堆叠的三维结构相关的新的多样化技术正在涌现。

可以通过其中竖直堆叠多个半导体芯片的堆叠半导体器件来实现该三维结构。在竖直方向上堆叠的半导体芯片通过穿通电极(例如，硅通孔TSV)彼此电连接并安装在半导体封装基板上。

对于堆叠式存储器件，可以设置多个微凸块以促进堆叠存储芯片之间的物理接触。由于各种信号通过穿通电极TSV和微凸块在堆叠存储芯片之间传输，因此需要测试以确定它们是否连接正常。

发明内容

本公开的各实施方式涉及一种堆叠式存储器件，其能够：通过读取/写入路径来反馈数据，以及通过使用反馈的数据来测试读取/写入路径上的电路和数据焊盘。

本公开的各实施方式涉及一种堆叠式存储器件，其能够分别测试数据焊盘、写入选通焊盘和读取选通焊盘。

根据本公开的实施方式，一种存储器件包括：至少一个数据焊盘；读取电路，适于根据读取命令与读取定时信号同步地将读取数据或测试数据输出至数据焊盘；写入电路，适于与写入定时信号同步地通过数据焊盘接收写入数据；测试寄存器电路，适于：在第一测试模式期间，对从写入电路输出的数据执行预设操作并且将经预设操作的数据存储在测试寄存器电路中，以及，响应于读取命令将存储的数据作为测试数据来传输；数据压缩电路，适于：在第一测试模式期间，通过压缩从读取电路输出的测试数据来生成测试输出信号，以及，将测试输出信号输出至第一测试输出焊盘；以及定时控制电路，适于：在第一种测试模式期间，根据第一至第三输出控制信号生成对应于从至少一个测试输入焊盘输入的测试时钟的读取定时信号，以及，通过将读取定时信号延迟来生成写入定时信号。

根据本公开的实施方式，一种存储器件包括：第一选通焊盘，写入选通信号通过该第一选通焊盘被输入；时钟倍频器，适于接收从至少一个测试输入焊盘输入的测试时钟并且通过对测试时钟的频率进行倍频来生成测试种子时钟；第一输出电路，适于响应于第二测试模式信号将测试种子时钟作为写入选通信号输出至第一选通焊盘；第一输入电路，适于接收通过第一选通焊盘传输的写入选通信号；时钟分频器，适于通过对从第一输入电路传输的写入选通信号的频率进行分频来生成内部时钟；以及计数器，适于：通过对内部时钟的翻转次数进行计数来生成计数信号，以及，将计数信号的各个比特位输出到至少一个测试输出焊盘。