[发明专利]一种闪存结构、数据处理方法、存储介质及电子设备

说明书

本申请提供了一种闪存结构、数据处理方法、存储介质及电子设备，该闪存结构具有内部纠错功能，包括：闪存存储阵列、位线多路选择器、驱动电路、ECC解码器、输出选择模块、晶片管脚、页面缓冲器和ECC编码器；闪存存储阵列通过位线多路选择器与驱动电路相连；驱动电路依次通过ECC解码器和输出选择模块与晶片管脚相连；晶片管脚依次通过页面缓冲器和ECC编码器与驱动电路相连。通过在闪存结构的编程路径中加入ECC编码器，在读取路径中加入ECC解码器，使得闪存结构中的数据编程和数据读取均具有ECC纠错功能，进而提供一种内部具有纠错功能的闪存结构，扩展了闪存结构的应用范围。

技术领域

本发明涉及数据处理技术领域，尤其涉及一种闪存结构、数据处理方法、存储介质及电子设备。

背景技术

传统上，计算系统使用各种各样的非易失性存储设备来维护和存储数据和指令，例如，软盘、硬盘驱动器、磁带、光盘。最近，非易失性NAND存储设备已经在存储卡、USB闪存驱动器和固态驱动器(SSD)中得到广泛使用。随着各种应用的巨大需求，已经开发出了不同种类的非易失性存储器。

然而，每种非易失性存储器具有不同的特性，例如操作序列、接口吞吐量、访问延迟、P/E周期、耐久性、数据维持能力，以及原始比特误码率(其需要不同的ECC能力)。

因此，如何提供一种具有纠错能力的闪存结构成为亟待解决的问题。

发明内容

有鉴于此，本发明提供一种闪存结构、数据处理方法、存储介质及电子设备，以提供具有纠错能力的闪存结构，使得闪存结构的应用范围更广。

为实现上述目的，本发明提供如下技术方案：

一种闪存结构，具有内部纠错功能，所述闪存结构包括：

闪存存储阵列、位线多路选择器、驱动电路、ECC解码器、输出选择模块、晶片管脚、页面缓冲器和ECC编码器；

所述闪存存储阵列通过所述位线多路选择器与所述驱动电路相连；

所述驱动电路依次通过所述ECC解码器和所述输出选择模块与所述晶片管脚相连；

所述晶片管脚依次通过所述页面缓冲器和所述ECC编码器与所述驱动电路相连。

优选的，在上述闪存结构中，所述ECC编码器为汉明编码器。

优选的，在上述闪存结构中，所述ECC编码器为128位加8位的汉明编码器。

优选的，在上述闪存结构中，所述ECC解码器为输出128位数据的ECC解码器。

优选的，在上述闪存结构中，所述驱动电路为读出放大器和总位线驱动电路。

优选的，在上述闪存结构中，所述闪存结构为NOR闪存。

一种数据处理方法，应用于上述任意一项所述的闪存结构，所述数据处理方法包括：

通过晶片管脚获取待编程数据；

将所述待编程数据存储到页面缓冲器中；

通过ECC编码器对所述待编程数据进行纠错编码，得到纠错编码后的待编程数据；

所述纠错编码后的待编程数据经过驱动电路和位线多路选择器存储至闪存存储阵列中。

一种数据处理方法，应用于上述任意一项所述的闪存结构，所述数据处理方法包括：

驱动电路通过位线多路选择器和驱动电路将闪存存储阵列中的数据提取；

ECC解码器对提取的数据进行纠错解码；

纠错解码后的数据经过输出选择模块，读取至晶片管脚。