[发明专利]用于存储器处理单元架构的层间通信技术

说明书

存储器处理单元(MPU)可以包括第一存储器、第二存储器、多个处理区域以及控制逻辑。第一存储器可以包括多个区域。多个处理区域可在第一存储器的所述多个区域之间交错。处理区域可以包括多个计算核心。第二存储器可被耦合至多个处理区域。控制逻辑可配置处理区域中的一个或更多个处理区域的计算核心与第一存储器的对应相邻区域之间的数据流。控制逻辑还可配置第二存储器与处理区域中的一个或更多个处理区域的计算核心之间的数据流。控制逻辑还可配置处理区域中的一个或更多个相应处理区域内的计算核心之间的数据流。

相关申请的交叉引用

本申请要求2020年8月31日提交的美国临时专利申请No.63/072,904的权益，其全部内容合并在本文中。

背景技术

计算系统已经对现代社会的进步作出了重大贡献，并且被用于许多应用中以实现有利的结果。诸如人工智能、机器学习、大数据分析等的应用对大量数据执行计算。在常规计算系统中，将数据从存储器传送到一个或更多个处理单元，处理单元对数据执行计算，然后将结果传送回存储器。将大量数据从存储器传送到处理单元并传送回存储器需要时间和消耗功率。因此，存在对减少处理延迟、数据延迟和/或功率消耗的改进的计算系统的持续需求。

发明内容

通过参考以下描述和附图可以最好地理解本技术，所述描述和附图用于示出针对用于存储器处理架构的层间通信技术的本技术的实施例。

在一个实施例中，存储器处理单元(MPU)可以包括第一存储器、多个处理区域以及一个或更多个层间通信(ILC)模块。第一存储器可以包括多个区域。所述多个处理区域可在第一存储器的所述多个区域之间交错。所述处理区域可以包括多个计算核心，其中所述多个处理区域中的每个相应处理区域的所述多个计算核心中的每个计算核心被耦合在第一多个存储器区域中的相邻存储器区域之间。所述一个或更多个ILC模块可通信地耦合至所述多个处理区域中的每一个处理区域中的所述多个计算核心，其中所述一个或更多个ILC模块能配置成控制计算核心之间的通过所述第一存储器的所述多个区域中的对应相邻区域的通信。

在另一个实施例中，存储器处理单元(MPU)层间通信方法可以包括从相应的计算核心接收同步命令。同步命令与计算核心对第一存储器的多个区域中的相应区域的缓冲区的访问请求(例如，读/写)有关，其中缓冲区是生产者计算核心和消费者计算核心之间的共享存储器区域。可以跟踪对第一存储器的多个区域中的相应区域的相应缓冲区的访问。可以基于与第一存储器的多个区域中的相应区域的缓冲区相关联的相应读取和写入访问跟踪来控制相应计算核心对第一存储器的多个区域中的相应区域的缓冲区的访问。

提供本概述以便以简化形式介绍将在以下详细说明中进一步描述的一些概念的选择。本概述并不旨在标识所要求保护的主题的关键特征或必要特征，也不旨在用于限制所要求保护的主题的范围。

附图说明

在附图中通过举例而非限制的方式展示了本技术的多个实施例，并且其中，相同的附图标记指代类似的元件，并且其中：

图1示出了根据本技术的各方面的存储器处理单元(MPU)。

图2示出了根据本技术的各方面的存储器处理方法。

图3示出了根据本技术的各方面的存储器处理单元。

图4示出了根据本技术的各方面的层间通信方法。

图5示出了根据本技术的各方面的相应的共享缓冲区和对应的相应ILC条目索引。

图6示出了根据本技术的各方面的对相应ILC条目索引中的共享相应缓冲区的访问的跟踪。

图7示出了根据本技术的各方面的存储器处理单元中的数据流的配置。

图8A-8C示出了根据本技术的各方面的多个输出特征图像素的示例性计算。