[发明专利]薄膜存储晶体管中冷电子抹除

说明书

一种存储晶体管具有位于一通道区及一闸电极之间的一穿隧介电层及一电荷捕捉层，其中当施加一写入电压时，电荷捕捉层具有低于穿隧介电层中穿隧能障的低点的一导带台阶，使得电子直接穿隧进入电荷捕捉层。电荷捕捉层的导带台阶位于‑1.0电子伏特及2.3电子伏特之间。存储晶体管可包括位于穿隧介电层及电荷捕捉层之间的一阻障层，阻障层具有小于电荷捕捉层的导带台阶的一导带台阶。

技术领域

本发明是关于一种在薄膜存储晶体管中的写入及抹除系统。特别地是，本发明利用冷电子抹除在一薄膜晶体管中以快速写入及抹除操作，也提供了额外达到高耐久性的优点。

背景技术

美国公开专利案第2019/0006015号(哈拉利)，专利名称为「三维阵列中电容性耦合的非挥发性薄膜晶体管串」，其于西元2019年1月3日公开，揭露了薄膜存储晶体管组成反或闸(NOR)存储器串。哈拉利的薄膜晶体管可以在100纳秒(ns)或更少时间内被写入及抹除，使其适用于典型挥发性存储装置的多种应用，例如动态随机存储(DRAM)装置。哈拉利的薄膜存储晶体管也具有几分钟的保持时间(retention time)的优点，相较于典型传统的DRAM装置仅有几毫秒。因此，也可将哈拉利的薄膜存储晶体管作为准挥发性(quasi-volatile)存储晶体管。在许多应用中，这种准挥发性(quasi-volatile)存储晶体管最好应该具有高耐久性(例如在1011周期的范围内)以及最好可以使用约8-9伏特的电压或更低来被写入或抹除。

快速写入及快速抹除操作需要相对高的电流通过存储晶体管的闸极堆叠。图1为一存储晶体管的一部分的能带图，其包括一通道区及一闸电极之间介电材料及存储电荷的多种次层。图1所示，通道区110及闸电极114之间的各种材料120允许资料储存在存储晶体管中。这些材料包括穿隧介电次层111、电荷捕捉次层112(例如氮化硅)及阻挡介电次层113(例如氧化硅)。电荷补捉次层112及阻挡介电次层113可以分别举例为4纳米厚。在图1中，线101描绘在各种材料的导带(conduction bands)中最低能量状态，以及线102描绘在各种材料的价带(valence bands)中最高能量状态。在这样的系统中，为了在100纳秒内将存储晶体管的临界电压改变1伏特，需要大约每平方厘米5.0安培(5.0amps/cm²)的一写入电流密度。使用二氧化硅(silicon dioxide)作为穿隧介电次层111，可以通过一直接穿隧机制在10.0MV/cm的范围内的一中度(moderate)电场实现高电流密度。

图2为不同偏压条件下各种二氧化硅的厚度的典型直接穿隧电流密度(闸极电流)。如图2所示，即使通过二氧化硅层的电压低于1.5伏特，在二氧化硅的厚度小于1.5纳米时，可实现所需高电流密度(例如5.0amps/cm²)。

图3(a)及图3(b)分别描绘在写入及抹除操作期间，电子直接穿隧进入电荷捕捉次层112及跃出电荷捕捉次层112。在图3(a)中所示，通过闸电极114及通道区110的施加写入电压降低了相对于通道区110的穿隧介电次层111、电荷捕捉次层112及阻挡介电次层113的导带。特别地是，电荷捕捉次层112的导带中的最低能阶稍低于通道区110的导带中的最低能阶，以令位在通道区110的导带中最低能阶上具有能量的电子直接穿隧进入电荷捕捉次层112，如图3(a)中箭头301所示。

同样地，如图3(b)所示，通过闸电极114及通道区110的施加抹除电压提高了相对于通道区110的穿隧介电次层111、电荷捕捉次层112及阻挡介电次层113的导带中最低能阶。电场赋予能量给在电荷捕捉次层112中电荷捕捉点的允许能阶下的电子，以直接穿隧进入通道区110，如图3(b)中箭头302所示。

如图3(a)及图3(b)描绘的通过电子的直接穿隧机制可实现快速写入及抹除。相对的，通过电洞进行抹除是一缓慢的机制。在一浮动基板(floating-substrate)的准挥发存储单元中(例如哈拉利的薄膜存储晶体管)，举例来说，通道区110中电洞不足以提供一适当的电洞电流进入电荷捕捉次层112；同样的这种存储晶体管的抹除机制将电子由电荷捕捉次层112拉出。