[实用新型]超高精度14bit的SAR架构ADC芯片电路

说明书

本实用新型公开了一种超高精度14bit的SAR架构ADC芯片电路，包含：数据采集电路，数据采集电路接入CLK信号、模拟信号相连，用于进行信号采集；高速比较器，高速比较器的正向输入端与数据采集电路的输出端相连；数模转换电路，数模转换电路与高速比较器的输出端相连，数模转换电路接入CLK信号；移位寄存器，移位寄存器的输入端与数模转换电路相连，移位寄存器的输出端与高速比较器的反向输入端相连；时钟电路，时钟电路接入CLK信号、swclk信号。本实用新型采用14bit的SAR架构，可进行高速模拟信号采集和信号处理使用，满足汽车行业传感器的特殊要求，并且性能稳定可靠。

技术领域

本实用新型涉及ADC芯片电路技术领域，特别涉及一种超高精度14bit CMOSSAR架构ADC芯片电路。

背景技术

SAR架构ADC一直被业内看好，其优势就是精度高，速度快，且其速度可以从低频几百KHz500MHz，在一些工业汽车领域高稳定性使用方面，该SAR架构芯片有很好的使用前景，但是SRA架构也有一个瓶颈，一般的SAR架构在8bit以下，超8bit就要有一些特殊的设计才能满足实现，为满足汽车行业传感器的特殊要求，急需开发一款14bit SAR架构的ADC芯片。主要用于高速模拟信号采集和信号处理使用。

发明内容

根据本实用新型实施例，提供了一种超高精度14bit的SAR架构ADC芯片电路，包含：

数据采集电路，数据采集电路接入CLK信号、模拟信号相连，用于进行信号采集；

高速比较器，高速比较器的正向输入端与数据采集电路的输出端相连；

数模转换电路，数模转换电路与高速比较器的输出端相连，数模转换电路接入CLK信号；

移位寄存器，移位寄存器的输入端与数模转换电路相连，移位寄存器的输出端与高速比较器的反向输入端相连；

时钟电路，时钟电路接入CLK信号、swclk信号。

进一步，数据采集电路包含：数据采集模块，数据采集模块的输入端接入CLK信号、模拟信号，数据采集模块的输出端与高速比较器的正向输入端相连，用于进行信号采集。

进一步，数据采集模块为电压采集模块。

进一步，数模转换电路包含：数模转换器，数模转换器与高速比较器的输出端相连，数模转换器的输出端与移位寄存器的输入端相连。

进一步，数模转换器为14位数模转换器。

进一步，时钟电路包含：时钟源以及电容；

时钟源接入CLK信号、swclk信号，时钟源通过电容接地。

根据本实用新型实施例的超高精度14bit的SAR架构ADC芯片电路，采用14bit的SAR架构，可进行高速模拟信号采集和信号处理使用，满足汽车行业传感器的特殊要求，并且性能稳定可靠。

要理解的是，前面的一般描述和下面的详细描述两者都是示例性的，并且意图在于提供要求保护的技术的进一步说明。

附图说明

图1为根据本实用新型实施例超高精度14bit的SAR架构ADC芯片电路的电路图。

具体实施方式

以下将结合附图，详细描述本实用新型的优选实施例，对本实用新型做进一步阐述。

首先，将结合图1描述根据本实用新型实施例的超高精度14bit的SAR架构ADC芯片电路，用于汽车行业传感器的特殊要求，进行高速模拟信号vsin采集和信号处理，其应用场景很广。

如图1所示，本实用新型实施例的超高精度14bit的SAR架构ADC芯片电路，具有数据采集电路、高速比较器I116、数模转换电路、移位寄存器I121以及时钟电路。