[实用新型]一种射频数据采集处理主板及装置

说明书

本实用新型提出一种射频数据采集处理主板及装置，主板包括用于采集射频信号的ADC模块、FPGA模块、DSP模块、CPLD模块、电源模块和时钟模块，所述ADC模块和FPGA模块的JESD204B接口连接，所述FPGA模块的SRIO接口和DSP模块的SRIO接口连接，所述FPGA模块的EMIF接口和DSP模块的EMIF接口连接，所述CPLD模块的输出端和FPGA模块、DSP模块和ADC模块的供电端分别连接，所述CPLD模块的输入端和电源模块连接，所述CPLD模块的控制端和DSP模块连接，所述时钟模块的输出端分别和ADC模块、FPGA模块连接。本实用新型可以实现功率切换以满足不同场景的需求。

技术领域

本实用新型涉及数据处理领域，尤其涉及一种射频数据采集处理主板及装置。

背景技术

目前的射频数据采集处理装置中通过多种电路板分别采集和处理数据，导致设备体积臃肿，集成度不高，同时对于高频射频数据采集和处理的数据吞吐量要求较高，现有的射频数据采集处理装置难以满足要求。

实用新型内容

本实用新型要解决的技术问题就在于：针对现有技术存在的技术问题，本实用新型提供一种射频数据采集处理主板及装置，具有较高集成度并可以满足数据吞吐量的要求。

为解决上述技术问题，本实用新型提出的技术方案为：

一种射频数据采集处理主板，包括用于采集射频信号的ADC模块、FPGA模块、DSP模块、CPLD模块、电源模块和时钟模块，所述ADC模块和FPGA模块的JESD204B接口连接，所述FPGA模块的SRIO接口和DSP模块的SRIO接口连接，所述FPGA模块的EMIF接口和DSP模块的EMIF接口连接，所述CPLD模块的输出端和FPGA模块、DSP模块和ADC 模块的供电端分别连接，所述CPLD模块的输入端和电源模块连接，所述CPLD模块的控制端和DSP模块连接，所述时钟模块的输出端分别和ADC模块、FPGA模块连接。

进一步的，还包括第一缓存单元、第二缓存单元和信息存储单元，所述第一缓存单元、信息存储单元分别和FPGA模块连接，所述第二缓存单元和DSP模块连接。

进一步的，所述第一缓存单元、第二缓存单元分别采用DDR3存储器。

进一步的，所述信息存储单元采用NOR FLASH存储器。

进一步的，还包括第一矩形连接器，所述FPGA模块、DSP模块分别设有JTAG接口，所述第一矩形连接器和FPGA模块、DSP模块的JTAG接口连接。

进一步的，还包括第二矩形连接器，所述FPGA模块设有RS422接口和RS232接口，所述FPGA模块的RS232接口和第一矩形连接器连接，所述FPGA模块的RS422接口和第二矩形连接器连接。

进一步的，所述DSP模块设有以太网接口，所述DSP模块的以太网接口和第二矩形连接器连接。

本实用新型还提出一种射频数据采集处理装置，包括至少一块射频数据采集处理主板，所述射频数据采集处理主板为任一上述的射频数据采集处理主板。

进一步的，还包括超宽带信号处理单元和脉内分析处理单元，所述射频数据采集处理主板中FPGA模块的SRIO接口和超宽带信号处理单元、脉内分析处理单元分别连接。

进一步的，还包括GPS模块，所述射频数据采集处理主板中FPGA模块的GPIO接口和GPS模块连接。

与现有技术相比，本实用新型的优点在于：