[实用新型]移位寄存器、运算单元以及芯片

说明书

本实用新型实施例提供了一种移位寄存器、运算单元以及芯片，移位寄存器包括：输入端，用于输入数据；多个寄存单元，多个寄存单元依次串联，用于在多组时钟信号的控制下对输入端输入的数据进行移位寄存；其中，相邻两个寄存单元中，后一个寄存单元对应的时钟信号的数据写入脉冲开启时间早于前一个寄存单元对应的时钟信号的数据写入脉冲开启时间；输出端，与多个寄存单元中远离输入端的寄存单元连接，用于从多个寄存单元读出数据。本实用新型实施例中的移位寄存器可以避免数据寄存失效问题的发生。

技术领域

本实用新型实施例涉及半导体器件技术领域，尤其涉及一种移位寄存器、数据运算单元以及芯片。

背景技术

移位寄存器不仅能寄存数据，而且在时钟信号的作用下，可以将数据依次左移或者右移。具体的：数据以并行或串行的方式输入到移位寄存器中，之后，每个时钟周期依次向左或右移动一个比特，之后在输出端输出。

移位寄存器中，前一级寄存单元与后一级寄存单元直连，即：前一级寄存单元的输出直接作为后一级寄存单元的输入。传统的移位寄存器，就相邻两级寄存单元而言，时钟信号之间的时间延迟无法满足后一级寄存单元的保持时间，易发生数据寄存失效的问题，即：在后一级寄存单元的保持时间未结束时，前一级寄存单元已输出了新的数据，这样，会导致相邻两级寄存单元输出的数据相同的问题。

实用新型内容

本实用新型的目的在于提出一种移位寄存器、数据运算单元以及芯片，用于解决移位寄存器数据寄存失效的问题。

本实用新型实施例的第一方面，提供了一种移位寄存器，包括：

输入端，用于输入数据；

多个寄存单元，所述多个寄存单元依次串联，用于在多组时钟信号的控制下对所述输入端输入的数据进行移位寄存；每个寄存单元对应一组时钟信号；其中，相邻两个寄存单元中，后一个寄存单元对应的时钟信号的数据写入脉冲开启时间早于前一个寄存单元对应的时钟信号的数据写入脉冲开启时间；

输出端，与所述多个寄存单元中远离所述输入端的寄存单元连接，用于从所述多个寄存单元读出数据。

可选地，每个所述寄存单元由多个锁存器并联而成；

每个所述锁存器包括：锁存单元、反相单元以及保持电容；

所述锁存单元，用于在所述时钟信号的控制下锁存输入至所述锁存器的数据；所述反相单元与所述锁存单元连接，用于对所述锁存单元输出的数据进行反相操作；所述反相单元与所述锁存单元之间存在一数据存储节点；

所述保持电容，与所述数据存储节点连接，当所述锁存单元在所述时钟信号的控制下处于高阻状态时，所述保持电容用于存储所述数据存储节点处的数据。

可选地，所述锁存单元包括：反相器和第一传输门；所述反相器，用于对输入至所述锁存器的数据进行反相操作；所述第一传输门与所述反相器连接，用于传输经所述反相器反相后的数据；所述保持电容电性连接至一地。

可选地，所述锁存单元包括：反相器和第一传输门；所述反相器，用于对输入至所述锁存器的数据进行反相操作；所述第一传输门与所述反相器连接，用于传输经所述反相器反相后的数据；所述保持电容为基于所述反相单元形成的寄生电容。

可选地，所述锁存单元包括：第二传输门；所述保持电容电性连接至一地。

可选地，所述锁存单元包括：第二传输门；所述保持电容为基于所述反相单元形成的寄生电容。

可选地，所述锁存单元包括：三态反相器；所述保持电容电性连接至一地，或者，所述保持电容为基于所述反相单元形成的寄生电容。