[发明专利]一种基于FPGA的并行异构数据库加速方法及装置

说明书

本发明提供了一种基于FPGA的并行异构数据库加速方法，包括获取待计算原始数据；host启动DMA将待计算原始数据搬运至FPGA加速器的缓存DDR中；FPGA加速器对所述数据进行读取与存储，判断是否有可写Ram；若没有则中断FPGA，则返回并继续获取待计算原始数据；若有则FPGA加速器内启动DDR读操作，将数据取出并写入本地任一Ram中；写满任一Ram后，启动数据解析以及计算，计算完成后Ram位置为可写状态，记录DDR读地址；判断是否完成所有数据计算，若是，则结束；若不是，则返回步骤103数据全部搬移完成。通过本发明的技术方案，减少了现有技术中数据搬移等待的时间，以最大程度的提高系统的加速效果。

技术领域

本发明涉及数据处理领域，尤其是一种基于FPGA的并行异构数据库加速方法及装置。

背景技术

为了缓解日益增长的数据量分析和查询给CPU带来的计算压力，传统的方式是通过大规模扩展计算节点，在人们日益追求降本增效的情况下，越来越不适用，不仅经济价值低，很多情况受到环境因素的限制，也使得传统扩展计算节点的方式难以执行。目前很多研究都集中在硬件加速上，硬件加速已经被证明是一个有效的解决方法，是提高数据库管理系统中数据密集型应用程序性能的解决方案。目前常用的硬件加速器包括FPGA、GPU、ASIC等。在对多种加速器选择上，由于FPGA本身具有较高的并行性、更低的功耗，受到更多的青睐，业界出现了一系列基于FPGA的异构加速解决方案。

基于FPGA的数据库异构加速方案中，中心思想将数据查询等计算密集的任务由CPU执行卸载到FPGA中执行。在如何充分体现FPGA的并行性、将FPGA的资源充分利用并最大化的体现流水线优点的问题上，目前还没有具体的解决方案。在现有的技术方案中，数据库加速器的并行计算卸载中，对于作为加速单元的FPGA或者ASIC可以配置成多个处理单元进行并行计算，但并没有具体数据的传输方法以及如何并行计算，以到达最优的加速效果。因此，研究出一种基于FPGA的数据库异构加速方案是目前需要解决的重要问题之一。

发明内容

有鉴于此，本发明的目的在于提出一种基于FPGA的并行异构数据库加速方法，用以解决现有技术中仅待查询的数据库数据从Host搬移到FPGA加速器的过程中，FPGA并没有启动计算，而是在等待从而造成的效率低下的问题。

基于上述目的，本发明提供了一种基于FPGA的并行异构数据库加速方法，包括以下步骤：

步骤101、获取待计算原始数据；

步骤102、host启动DMA将待计算原始数据搬运至FPGA加速器的缓存DDR中；

步骤103、搬运完成后，FPGA加速器对所述数据进行读取与存储，判断是否有可写Ram；

步骤104、若没有可写Ram，则中断FPGA，回到步骤101，获取下一个待计算原始数据；

步骤105、若有可写Ram，则FPGA加速器内启动DDR读操作，并按照原始数据的存储大进行读取与存储，将数据取出并写入本地任一Ram中；

步骤106、写满任一Ram后，启动数据解析以及计算，计算完成后Ram位置为可写状态，记录DDR读地址；

步骤107、判断是否完成所有数据计算，若是，则结束；

若不是，则返回步骤103,直到将所有的待计算原始数据全部搬移完成。

在一些实施例中，该方法还包括：

步骤101中，待计算原始数据为，DBMS接收要在数据库上执行的查询计划，从数据库提取待查询的数据库表。

在一些实施例中，该方法还包括：