[发明专利]一种基于FPGA的并行异构数据库加速方法及装置

权利要求书

1.一种基于FPGA的并行异构数据库加速方法，其特征在于，包括以下步骤：

步骤101、获取待计算原始数据；

步骤102、host启动DMA将待计算原始数据搬运至FPGA加速器的缓存DDR中；

步骤103、搬运完成后，FPGA加速器对所述数据进行读取与存储，判断是否有可写Ram；

步骤104、若没有可写Ram，则中断FPGA，回到步骤101，获取下一个待计算原始数据；

步骤105、若有可写Ram，则FPGA加速器内启动DDR读操作，并按照原始数据的存储大进行读取与存储，将数据取出并写入本地任一Ram中；

步骤106、写满任一Ram后，启动数据解析以及计算，计算完成后Ram位置为可写状态，记录DDR读地址；

步骤107、判断是否完成所有数据计算，若是，则结束；

若不是，则返回步骤103，直到将所有的待计算原始数据全部搬移完成。

2.根据权利要求1所述的方法，其特征在于，步骤101中，待计算原始数据为，DBMS接收要在数据库上执行的查询计划，从数据库提取待查询的数据库表。

3.根据权利要求1所述的方法，其特征在于，步骤102中，待计算原始数据保存至FPGA加速器的缓存DDR中，具体为：通过FPGA加速器与CPU之间的通信通路将待计算原始数据保存至FPGA加速器的缓存DDR中，第一路DDR1搬移完成后，后续模块对DDR发起读操作，不进行写操作；第一路DDR传输完成后，Host启动第二路DDR2的写操作。

4.根据权利要求1所述的方法，其特征在于，步骤105所述，待计算原始数据保存至加速卡DDR后，加速卡内的数据缓存处理模块启动DDR读操作，并按照原始数据页的存储大小进行读取与存储，将数据取出并写入本地Ram中。

5.根据权利要求4所述的方法，其特征在于，所述FPGA包含多个处理单元，所述处理单元并行地对计算数据进行读取与存储处理。

6.根据权利要求5所述的方法，其特征在于，每个处理单元计算完成后，将计算结果输入到计算结果整理模块中，计算结果整理模块将并行计算单元的结果整理后，反馈给Host，一次并行计算完成。

7.根据权利要求3或4或5中任一所述的方法，其特征在于，所述第一路DDR1的并行单元进行计算时，第二路DDR2进行原始数据的传输，传输完成后启动计算；同时的，Host的写控制权回到第一路DDR1上，若当前没有在读操作，则Host发起一次DMA搬移操作，完成数据的写操作。

8.一种基于FPGA的并行异构数据库加速装置，其特征在于，包括：

原始数据获取模块，用于获取待计算原始数据；

数据搬运模块，用于将待计算原始数据搬运至FPGA加速器的缓存DDR中；

读取模块，用于对所述数据进行读取与存储，判断是否有可写Ram；

第一判断模块，判断是否有可写ram；若没有可写Ram，则中断FPGA，获取下一个待计算原始数据；

若有可写Ram，则FPGA加速器内启动DDR读操作，并按照原始数据的存储大进行读取与存储，将数据取出并写入本地任一Ram中；

数据解析与计算模块，写满任一Ram后，用于对所述数据进行解析以及计算，计算完成后Ram位置为可写状态，记录DDR读地址；

第二判断模块，用于判断是否完成所有数据计算，

若是，则结束；

若不是，则返回步骤103,直到将所有的待计算原始数据全部搬移完成。

9.一种计算机可读存储介质，其特征在于，存储有计算机程序指令，所述计算机程序指令被执行时实现如权利要求1-7任意一项所述的方法。

10.一种计算机设备，包括存储器和处理器，其特征在于，所述存储器中存储有计算机程序，所述计算机程序被所述处理器执行时执行如权利要求1-7任意一项所述的方法。