[发明专利]一种集成式实时时钟装置及服务器

说明书

本发明涉及实时时钟领域，具体公开一种集成式实时时钟装置及服务器，集成式实时时钟装置包括可编程逻辑单元，该可编程逻辑单元连接外部晶体作为时钟基准，基于此时间基准完成时间精确计时，并将精确时间基准提供给CPU；同时，可编程逻辑单元连接有保存CPU启动所需BIOS启动项信息的存储器，供CPU从存储器内获取相应启动所需BIOS启动项信息；该装置所在系统正常供电时，可编程逻辑单元由系统电源供电，该装置所在系统断电时，可编程逻辑单元由电池供电。本发明使用可编程逻辑单元为CPU提供时间基准，成本低，耗电量小，且由可编程逻辑单元进行时间精确计量，无需占用CPU资源。

技术领域

本发明涉及实时时钟领域，具体涉及一种集成式实时时钟装置及服务器。

背景技术

实时时钟是服务器设计中必不可少的组成部分，为系统提供了精确的时间基准,目前服务器通用设计为将32.768k的晶体直接挂载于CPU的PCH（Platform ControllerHub，是intel公司的集成南桥）下，使用RTC电池直接向CPU供电，用于在系统主电源关闭情况下的系统时钟计数。

当前设计存在以下缺陷：1)一个CPU对应使用一个32.768k的晶体，并需10μA左右的RTC电流。两路服务器则需要两个32.768k的晶体，并需20μA左右的RTC电流，更多路服务器则依此累加，成本较高。2）耗电较大，RTC电池多为210mA的纽扣电池，用电量大将导致电池的频繁更换。3）系统的基准时钟需要CPU独自处理，完成时间的精确计量，占用CPU资源。

发明内容

为解决上述问题，本发明提供一种集成式实时时钟装置及服务器，使用可编程逻辑单元为CPU提供时间基准，成本低，耗电量小，且由可编程逻辑单元进行时间精确计量，无需占用CPU资源。

第一方面，本发明的技术方案提供一种集成式实时时钟装置，包括可编程逻辑单元，该可编程逻辑单元连接外部晶体作为时钟基准，基于此时间基准完成时间精确计时，并将精确时间基准提供给CPU；同时，可编程逻辑单元连接有保存CPU启动所需BIOS启动项信息的存储器，供CPU从存储器内获取相应启动所需BIOS启动项信息；

该装置所在系统正常供电时，可编程逻辑单元由系统电源供电，该装置所在系统断电时，可编程逻辑单元由电池供电。

进一步地，可编程逻辑单元将精确时间基准提供给至少两路CPU。

进一步地，可编程逻辑单元上设置存储器接口和与各个CPU对应的CPU接口，CPU与CPU接口连接，存储器与存储器接口连接，可编程逻辑单元的程序逻辑使CPU接口指向存储器接口。

进一步地，存储器包括主存储器和备份存储器，备份存储器为主存储器的备份；主存储器和备份存储器各对应一个存储器接口。

进一步地，存储器为RAM存储器。

进一步地，可编程逻辑单元还连接有BMC，BMC对存储器内的数据进行烧录更新。

进一步地，可编程逻辑单元接入服务器开箱检测信号，并有BMC读取记录该信号。

进一步地，可编程逻辑单元为FPGA。

第二方面，本发明的技术方案提供一种服务器，配置有上述任一项所述的集成式实时时钟装置。

本发明提供的一种集成式实时时钟装置及服务器，相对于现有技术，具有以下有益效果：将可编程逻辑单元连接外部晶体，由可编程逻辑单元基于外部晶体时间基准完成时间精确计算，进而使用可编程逻辑单元为CPU提供时间基准，可编程逻辑单元可同时为至少两个CPU提供时间基准，降低成本，同时可编程逻辑单元耗电量小，且由可编程逻辑单元进行时间精确计量，无需占用CPU资源。

附图说明