[发明专利]一种集成式实时时钟装置及服务器在审
| 申请号： | 202111644528.9 | 申请日： | 2021-12-30 |
| 公开（公告）号： | CN114442737A | 公开（公告）日： | 2022-05-06 |
| 发明（设计）人： | 刘振;逯宗堂;贾会娟 | 申请（专利权）人： | 苏州浪潮智能科技有限公司 |
| 主分类号： | G06F1/14 | 分类号： | G06F1/14;G06F1/18 |
| 代理公司： | 济南舜源专利事务所有限公司 37205 | 代理人： | 张卓 |
| 地址： | 215100 江苏省苏州*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 集成 实时 时钟 装置 服务器 | ||
1.一种集成式实时时钟装置，其特征在于，包括可编程逻辑单元，该可编程逻辑单元连接外部晶体作为时钟基准，基于此时间基准完成时间精确计时，并将精确时间基准提供给CPU；同时，可编程逻辑单元连接有保存CPU启动所需BIOS启动项信息的存储器，供CPU从存储器内获取相应启动所需BIOS启动项信息；
该装置所在系统正常供电时，可编程逻辑单元由系统电源供电，该装置所在系统断电时，可编程逻辑单元由电池供电。
2.根据权利要求1所述的集成式实时时钟装置，其特征在于，可编程逻辑单元将精确时间基准提供给至少两路CPU。
3.根据权利要求2所述的集成式实时时钟装置，其特征在于，可编程逻辑单元上设置存储器接口和与各个CPU对应的CPU接口，CPU与CPU接口连接，存储器与存储器接口连接，可编程逻辑单元的程序逻辑使CPU接口指向存储器接口。
4.根据权利要求3所述的集成式实时时钟装置，其特征在于，存储器包括主存储器和备份存储器，备份存储器为主存储器的备份；主存储器和备份存储器各对应一个存储器接口。
5.根据权利要求4所述的集成式实时时钟装置，其特征在于，存储器为RAM存储器。
6.根据权利要求5所述的集成式实时时钟装置，其特征在于，可编程逻辑单元还连接有BMC，BMC对存储器内的数据进行烧录更新。
7.根据权利要求6所述的集成式实时时钟装置，其特征在于，可编程逻辑单元接入服务器开箱检测信号，并有BMC读取记录该信号。
8.根据权利要求7所述的集成式实时时钟装置，其特征在于，可编程逻辑单元为FPGA。
9.一种服务器，其特征在于，配置有权利要求1-8任一项所述的集成式实时时钟装置。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州浪潮智能科技有限公司，未经苏州浪潮智能科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202111644528.9/1.html，转载请声明来源钻瓜专利网。
