[发明专利]一种时间戳同步的误差补偿方法

说明书

本申请公开了一种时间戳同步的误差补偿方法，属于可编程逻辑器件技术领域。具体包括：步骤101：获取物理编码子层接收端的报文数据在寻找码字模块内的基准点位置信息；步骤102：获取所述物理编码子层接收端的报文数据在寻找码字模块内的报文头位置信息；步骤103：根据所述基准点位置信息和所述报文头位置信息确定所述物理编码子层接收端报文数据的时间戳误差；步骤104：向所述物理编码子层接收端报文数据的时间戳补偿所述时间戳误差。本发明通过以上技术方案，补偿了物理编码子层接收端报文数据的时间戳误差，提高了物理编码子层接收端报文数据的时间戳精度。

技术领域

本发明属于可编程逻辑器件技术领域，尤其涉及一种时间戳同步的误差补偿方法。

背景技术

IEEE 1588全称为网络化测量和控制系统的精密时钟同步协议，常应用在以太网中的时间同步，也应用在可编程逻辑器件的时间戳同步。

FPGA内的物理编码子层接收端由hsst quad(高速串行收发器模块)和emac quad(以太网介质访问控制模块)级联组成，为了保持物理编码子层接收端报文数据时间戳的精确度，会将emac quad中的lane block sync模块移入hsst quad内，然而，hsst quad的报文数据在经过lane block sync会使得报文数据内的bit位置移位，使报文数据的报文头位置变化，在使用报文数据的基准点和报文头位置进行时间戳同步时，会在lane block sync模块产生时间戳误差。在IEEE 1588协议下，有100GB BASE-R PCS、50GB BASE-R PCS、40GBBASE-R PCS、25GB BASE-R PCS，在这些协议下，报文数据的时间戳都会在lane block sync模块产生时间戳误差，因此，需要向基于这些协议的物理编码子层接收端报文数据的时间戳补偿产生的时间戳误差。

发明内容

本发明的目的在于提供一种时间戳同步的误差补偿方法，以解决背景技术的技术问题。

为解决上述技术问题，本发明的技术方案如下：

提供一种时间戳同步的误差补偿方法，包括：

步骤101：获取物理编码子层接收端的报文数据在寻找码字模块内的基准点位置信息，所述基准点位置在IEEE 1588协议中有规定其位置所在，用于指示物理编码子层接收端的报文数据，在本实施例中，因为报文数据格式的转换，导致了两个格式的基准点位置的相对变化，引起了误差；

步骤102：获取物理编码子层接收端的报文数据在寻找码字模块内的报文头位置信息；

步骤103：根据基准点位置信息和报文头位置信息确定物理编码子层接收端报文数据的时间戳误差；

步骤104：向物理编码子层接收端报文数据的时间戳补偿时间戳误差。

在一些实施例中，步骤101包括：

在物理编码子层接收端的寻找码字模块内获取pcs lane格式报文数据的基准点位置信息，pcs lane格式为物理编码子层数据通道格式。

在一些实施例中，步骤101还包括：

获取物理编码子层接收端的寻找码字模块内hsst lane格式报文数据的基准点位置信息，hsst lane格式为高速串行收发器数据通道格式；

pcs lane格式的报文数据的基准点位置信息，即hsst lane格式的报文数据的基准点位置信息；

pcs lane格式的报文数据由hsst lane格式的报文数据在物理编码子层接收端的寻找码字模块内转换。

在一些实施例中，步骤102包括：