[发明专利]包括PIPE5到PIPE4转换器的系统及其方法

说明书

本发明的实施例提供一种提供PIPE5控制器与PIPE4装置之间的兼容性的PIPE5到PIPE4转换器。转换器包括通过消息总线接口联接到包括MAC寄存器的PIPE5控制器的第一接口、通过PCIe链路联接到PIPE4装置的第二接口以及PHY寄存器。当从PIPE5控制器接收到第一消息总线接口信号时，第一接口基于第一消息总线接口信号找到目标PHY寄存器，并且第二接口生成与目标PHY寄存器相关联的第一链路接口信号并将第一链路接口信号输出到PIPE4装置。

技术领域

本公开的实施例涉及一种计算系统中的高速串行计算机扩展总线标准。

背景技术

计算机环境范例已经转变成可以随时随地使用的普适计算系统。因此，诸如移动电话、数码相机和笔记本电脑的便携式电子装置的使用已经迅速增加。这些便携式电子装置通常使用具有存储器装置(即，数据存储装置)的存储器系统。数据存储装置用作便携式电子装置的主存储器装置或辅助存储器装置。

因为使用存储器装置的存储器系统不具有活动部件，所以其提供优良的稳定性、耐久性、高信息访问速度和低功耗。具有这些优点的存储器系统的示例包括通用串行总线(USB)存储器装置、诸如通用闪存(UFS)的具有各种接口的存储卡以及固态驱动器(SSD)。存储器系统可以响应于来自主机装置的命令(或请求)而执行操作。存储器系统可以通过诸如以下的一种或多种不同的接口协议来联接到主机装置：通用串行总线(USB)、多媒体卡(MMC)和/或高速外围组件互连(PCI-e或PCIe)。

PCIe是广泛应用于许多计算系统和通信系统中的高速串行计算机扩展总线标准。由于其专用的点对点拓扑，PCIe提供高速数据传送和较低延迟。为了加快基于PCIe的子系统的验证和装置开发时间，英特尔公司定义了高速PCI架构的PHY接口(PIPE)。随着时间的推移，PIPE已经从PIPE1发展为PIPE6。从PIPE1到PIPE4的PIPE规范向后兼容。然而，PIPE4和PIPE5/PIPE6不兼容。在这种情形下，出现了本发明的实施例。

发明内容

本发明的方面包括提供PIPE5控制器与PIPE4装置之间的兼容性的系统和方法。

一方面，一种系统包括：高速PCI(PCIe)PIPE5控制器的物理接口，包括多个媒体接入控制(media access control，MAC)寄存器；PIPE4装置；以及转换器，包括通过消息总线接口联接到PIPE5控制器的第一接口、通过PCIe链路联接到PIPE4装置的第二接口以及多个物理(PHY)寄存器。当从PIPE5控制器接收到第一消息总线接口信号时，第一接口基于第一消息总线接口信号在多个PHY寄存器之中找到目标PHY寄存器，并且第二接口生成与目标PHY寄存器相关联的第一链路接口信号并将第一链路接口信号输出到PIPE4装置。当从PIPE4装置接收到第二链路接口信号时，第一接口基于第二链路接口信号在多个MAC寄存器之中找到目标MAC寄存器，并且基于第二链路接口信号来输出第二消息总线接口信号以写入目标MAC寄存器。

另一方面，一种用于联接高速PCI(PCIe)PIPE5控制器与PIPE4装置的方法包括：提供转换器，转换器包括通过消息总线接口联接到包括多个媒体接入控制(MAC)寄存器的PIPE5控制器的第一接口、通过PCIe链路联接到PIPE4装置的第二接口以及多个物理(PHY)寄存器；当从PIPE5控制器接收到第一消息总线接口信号时，执行第一操作；并且当从PIPE4装置接收到第二链路接口信号时，执行第二操作。第一操作包括：通过第一接口，基于第一消息总线接口信号在多个PHY寄存器之中找到目标PHY寄存器；并且通过第二接口，生成与目标PHY寄存器相关联的第一链路接口信号并将第一链路接口信号输出到PIPE4装置。第二操作包括：通过第一接口，基于第二链路接口信号在多个MAC寄存器之中找到目标MAC寄存器；并且通过第一接口，基于第二链路接口信号来输出第二消息总线接口信号以写入目标MAC寄存器。

通过下面的描述，本发明的附加方面将变得明显。

附图说明