[发明专利]一种用于RRAM存算一体芯片补码量化的模数转换电路

权利要求书

1.一种用于RRAM存算一体芯片补码量化的模数转换电路，包括：电流电压转换模块和补码模数转换器，所述补码模数转换器包括：两个不对称电容阵列数模转换器、一个比较器以及逻辑控制模块，其特征在于，所述电流电压转换模块将RRAM阵列输出电流转换为电压，通过一个采样开关与一个不对称电容阵列数模转换器连接，另一个不对称电容阵列数模转换器分别通过七个采样开关与电流电压转换模块连接，两个不对称电容阵列数模转换器分别接收RRAM阵列中符号位与数字位的输出信号，两个不对称电容阵列数模转换器的输出端与比较器两个输入端连接，比较器输出端与逻辑控制模块连接，逻辑控制模块输出比较器控制时钟以及电容阵列控制信号，并输出量化结果；

所述两个不对称电容阵列数模转换器，具体为：P-DAC和N-DAC，其中P-DAC由二进制分布电容C₀、C₀、2C₀、4C₀、8C₀、16C₀、32C₀组成，总电容值为C_tot，通过一个采样开关与RRAM阵列中符号位输出相连；N-DAC包括：各分立电容C_x，x=1~6，分别为二进制分布电容C₀、2C₀、4C₀、8C₀、16C₀、32C₀，与值为C_tot-C_x的补充电容通过一个采样开关并联共同组成一个电容值为C_tot的电容阵列，以及一个二进制分布电容C₀，先与3C₀并联，再与4C₀串联，总体电容为2C₀，再与62C₀并联形成电容值为C_tot的电容阵列，每一个C_tot电容阵列通过一个采样开关与相应的RRAM阵列数字位输出信号相连。

2.如权利要求1所述的一种用于RRAM存算一体芯片补码量化的模数转换电路，其特征在于，所述RRAM阵列为2T1R RRAM阵列，其中每八列分为一组，采用同一行八个单元表示一个权重，其中第一个单元表示符号位，第二到八个单元表示数字位；输入数字信号通过行输入经过RRAM阵列，并通过列输出产生输出电流，进入电流电压转换电路，线性转换为电压信号，并通过采样开关被补码模数转换器采样获取。

3.如权利要求2所述的一种用于RRAM存算一体芯片补码量化的模数转换电路，其特征在于，所述2T1R RRAM阵列，其阻变单元包含阻变电阻RRAM、选通管以及输出管，当对某个单元[n,m]进行读操作时，n表示2T1R RRAM阵列中的第n行，m表示2T1R RRAM阵列中的第m列，WL[n]上连接高电压打开选通管，同时选通管与RRAM形成分压结构，BL[m]与SL[m]之间施加正向0.5V电压，如果此时RRAM为低阻状态，则输出管栅端电压接近BL端读电压，输出管处于弱亚阈值区，输出100nA电流；如果此时RRAM为高阻状态，则输出管电压接近SL端地电压，输出管完全关断，没有电流输出。

4.如权利要求3所述的一种用于RRAM存算一体芯片补码量化的模数转换电路，其特征在于，每一列RRAM阵列单元的输出管漏极与一个电流电压转换电路输入端相连，每一个电流电压转换电路的输出端通过采样开关与一个总电容值为C_tot的电容阵列相连，其中第一列的输出通过一个采样开关与P-DAC的下极板相连，第二到八列的输出分别通过相应的采样开关与N-DAC中各个电容阵列下极板相连，P-DAC的上极板与N-DAC的上极板分别与比较器的两个输入端相连，比较器输出端以及时钟信号与逻辑控制模块相连，逻辑控制模块与P-DAC、N-DAC的下极板相连。