[发明专利]一种基于后台校准的间断式缓冲电路及模数转换器

说明书

本发明公开了一种基于后台校准的间断式缓冲电路，包括：比较器；正端差分电路，其接入到所述比较器的正极输入端；负端差分电路，其接入到所述比较器的负极输入端；后台校准电路，其输入端与所述比较器的输出端相连，输出端分别与所述正端差分电路和负端差分电路相连；其中所述正端差分电路和负端差分电路的拓扑结构完全一致，均包括：参考电容Cref；电容阵列Cdac，其输入端与所述参考电容Cref相连，输出端与所述比较器相连，用于在所述参考电容Cref充电结束后，切换所需的电荷由所述参考电容Cref来提供。本发明针对VCM‑based时序，在不降低线性度的情况，降低缓冲电路功耗，用小电容配合后台校准替代传统大电容加冗余来节省版图面积和进一步降低功耗。

技术领域

本申请涉及集成电路设计领域，尤其涉及一种基于后台校准的间断式缓冲电路及模数转换器。

背景技术

电子技术的迅速发展，各种数字设备，特别是数字电子计算机的应用日益广泛，几乎渗透到国民经济的所有领域之中。随着 5G 基站、IoT等设备的高带宽高精度需求日益增加，驱动着集成电路往高速高精度低功耗的方向发展。

逐次逼近式模数转换器（SAR ADC）得益于其直观的结构，低面积开销和较高的能耗利用率而广泛适用于医疗，工业控制系统和通信系统中。由于SAR ADC不需要高功耗高线性度模拟模块类似运算放大器使其适合和匹配特征尺寸缩小和电源电压降低的低功耗工艺发展趋势，尽管被串行输出限制转换速率，其也可以凭借结构优化和合理设计达到与流水线媲美的数百兆的转换速率和更低的功耗，其中Pipeline-SAR作为SAR和Pipeline的良好结合来实现速度和功耗等的折中。

在SAR中极大部分功耗被电容阵列和参考电压电路所占据，而数字电路和比较器只占据整体功耗中的小部分。在不降低转换速度和线性度的情况下，降低电容阵列的功耗和面积可以使SAR ADC在众多模数转换器具有优势。

数字校准技术已经成功应用于各种类型的模数转换器来辅助模数转换器获得更好的指标和取代模拟电路来换取更小的版图面积。SAR中天然具有大量的数字电路因而各种数字校准电路可以轻松移植进入纯SAR或者SAR辅助的模数转换器。

发明内容

本申请实施例的目的是提供一种基于后台校准的间断式缓冲电路及模数转换器，以解决相关技术中存在的缓冲器为了线性度要求消耗大量功耗的技术问题。

根据本申请实施例的第一方面，提供一种基于后台校准的间断式缓冲电路，包括：

比较器；

正端差分电路，所述正端差分电路接入到所述比较器的正极输入端；

负端差分电路，所述负端差分电路接入到所述比较器的负极输入端；

后台校准电路，所述后台校准电路的输入端与所述比较器的输出端相连，输出端分别与所述正端差分电路和负端差分电路相连；

其中所述正端差分电路和负端差分电路的拓扑结构完全一致，均包括：

参考电容Cref；

电容阵列Cdac，其输入端与所述参考电容Cref相连，输出端与所述比较器相连，用于在所述参考电容Cref充电结束后，切换所需的电荷由所述参考电容Cref来提供；

其中所述后台校准电路根据当前比较器输出的结果和之前储存的输出码，对所述参考电容Cref电荷量进行对应的校准以使得所述参考电容Cref电荷量在所述电容阵列Cdac切换时保持一个固定的值。

进一步地，还包括缓存器，所述缓存器的输入端接参考电压Vref，输出端与所述电容阵列Cdac的输入端相连。

进一步地，还包括通断开关，所述通断开关连接在所述缓存器的输出端。

进一步地，所述电容阵列Cdac包括：