[发明专利]多通道访问存储部件以及处理器

说明书

本发明公开了一种多通道访问存储部件以及处理器。其中多通道访问存储部件，包括：命令缓存模块(110)，用于缓存接收的至少一个访问命令和/或存储命令；命令译码模块(120)，与命令缓存模块(110)通信连接，用于对访问命令和/或存储命令进行解码；置换网络模块(130)，与命令译码模块(120)通信连接，用于将解码后的访问命令和/或存储命令进行分配；以及存储器块访问控制模块(140)，与置换网络模块(130)通信连接，包括多个存储器块访问控制块，用于接收所述置换网络模块(130)发送的所述访问命令和/或存储命令。

技术领域

本发明涉及人工智能技术领域，特别是涉及一种多通道访问存储部件以及处理器。

背景技术

随着智能时代的到来，各种人工智能应用对算力的要求越来越高。传统的冯诺依曼计算架构已经不能适应于快速算力增长的需求，尤其是存在严重的“存储器墙”问题。“存储器墙”问题是指，随之工艺的进步和芯片时钟频率的提升，存储器的速度和带宽不能成比例的适应时钟频率的提升，造成“芯片计算部分跑的很快，但存储器提供数据的速度跟不上”的问题。由此可见，在一个设计一个计算芯片过程中，如何改善访存速率，如何提高访存效率成为一项重要的问题。

Load-store电路(访问存储部件)是专门用于与存储器交互的功能部件，主要负责根据指令从存储器取数据和根据指令向存储器存数据。Load-store功能部件的性能直接关系到计算芯片整体的性能水平，设计高效率的load-store功能部件就变得十分重要。目前，人工智能、大数据处理等应用都普遍具有高数据并行度的特点，对存储器的带宽需求更高，这就要求load-store功能部件也需要具备并发能力。

针对上述的现有技术中存在的现有的访问存储部件由于不具备数据并发能力，导致无法和存储器之间并发通信，从而使得存储器的访问存储效率低的技术问题，目前尚未提出有效的解决方案。

发明内容

本发明公开提供了一种多通道访问存储部件以及处理器，以至少解决现有技术中存在的现有的访问存储部件由于不具备数据并发能力，导致无法和存储器之间并发通信，从而使得存储器的访问存储效率低的技术问题。

根据本发明的一个方面，提供了一种多通道访问存储部件，包括：用于实现和存储器的多通道通信连接，包括：命令缓存模块，用于缓存接收的至少一个访问命令和/或存储命令；命令译码模块，与命令缓存模块通信连接，用于对访问命令和/或存储命令进行解码；置换网络模块，与命令译码模块通信连接，用于将解码后的访问命令和/或存储命令进行分配；以及存储器块访问控制模块，与置换网络模块通信连接，包括多个存储器块访问控制块，用于接收置换网络模块发送的访问命令和/或存储命令。

可选地，访问命令包括：操作类型、取数地址、取数模式；以及存储命令包括：操作类型、存数地址、存数模式、存数据。

可选地，置换网络模块为X置换网络，包括：多个接收开关单元，用于从命令译码模块接收访问命令和/或存储命令；以及多个输出开关单元，用于将访问命令和/或存储命令输出值存储器块访问控制模块。

可选地，多个接收开关单元为交换开关/直连开关。

可选地，多个输出开关单元为交换开关/直连开关。