[发明专利]一种粗粒度可重构阵列并行指令配置装置及处理器

权利要求书

1.一种粗粒度可重构阵列并行指令配置装置，其特征在于，所述装置包括指令下发单元、处理单元、交换网络和路径控制单元；交换网络采用butterfly结构，设有n个输入端口和n个输出端口，指令下发单元的N个输出端口分别与交换网络的一个输入端口相连，M个处理单元分别与交换网络的一个输出端口相连；路径控制单元通过输出相应的控制码至交换网络使其n个输入端口和n个输出端口一一对应连通，从而使指令下发单元从其输出端口发送的指令经交换网络并行传送到处理单元；其中，n为2的幂次方，且n≥max{N,M}；

所述交换网络包括m层交换单元，每层包括n个交换单元，第1层交换单元的输入端与交换网络的输入端口相连，第m层交换单元的输出端与交换网络的输出端口相连，m＝log₂n；

每个交换单元设有2个输入端、2个输出端和2个与路径控制单元相连的控制端，当2个控制端的控制码为00、01时，第1个输出端有效且分别与第1个输入端和第2个输入端连通；控制码为10、11时，第2个输出端有效且分别与第1个输入端和第2个输入端连通；

所述交换网络的连接方法如下：

当0≤i≤n/2-1时，交换网络的第i个输入端口Ii分别与第1层第i个交换单元的第1个输入端I¹_i,1、第1层第i+n/2个交换单元的第2个输入端I¹_i+n/2,2相连；当n/2≤i≤n-1时，交换网络的第i个输入端口Ii分别与第1层第i个交换单元的第1个输入端第1层第i-n/2个交换单元的第2个输入端I¹_i-n/2,2相连；

将第p层的n个交换单元和2n个输出端、第p+1层的n个交换单元和2n个输入端均按排列顺序分为k＝2^p组，每组2^m-p个交换单元、2*2^m-p个输出端或输入端，1≤p≤m-1；

第p层每组内第i个交换单元的第1个输出端O^p_i,1与第p+1层的第i个交换单元的第1个输入端I^p+1_i,1相连，0≤i≤2^m-p-1；

第i个交换单元的第2个输出端O^p_i,2与第p+1层的第i+2^m-p-1个交换单元的第2个输入端相连，0≤i≤2^m-p-1-1，或与第p+1层的第i-2^m-p-1个交换单元的第2个输入端相连，2^m-p-1≤i≤2^m-p-1；

第m层第i个交换单元的第1个输出端O^m_i,1有效，且与交换网络的第i个输入端口Ii相连，0≤i≤n-1。

2.根据权利要求1所述的粗粒度可重构阵列并行指令配置装置，其特征在于，当交换网络的所有交换单元的控制码均为00时，指令下发单元发送到交换网络第i个输入端口Ii的指令，由交换网络第i个输出端口Oi传送到与之相连的处理单元，0≤i≤n-1。

3.根据权利要求2所述的粗粒度可重构阵列并行指令配置装置，其特征在于，n＝8，m＝3。

4.一种处理器，其特征在于，所述处理器包括权利要求1所述的装置；

所述交换网络包括m层交换单元，每层包括n个交换单元，第1层交换单元的输入端与交换网络的输入端口相连，第m层交换单元的输出端与交换网络的输出端口相连，m＝log₂n；

每个交换单元设有2个输入端、2个输出端和2个与路径控制单元相连的控制端，当2个控制端的控制码为00、01时，第1个输出端有效且分别与第1个输入端和第2个输入端连通；控制码为10、11时，第2个输出端有效且分别与第1个输入端和第2个输入端连通；

所述交换网络的连接方法如下：

当0≤i≤n/2-1时，交换网络的第i个输入端口Ii分别与第1层第i个交换单元的第1个输入端I¹_i,1、第1层第i+n/2个交换单元的第2个输入端I¹_i+n/2,2相连；当n/2≤i≤n-1时，交换网络的第i个输入端口Ii分别与第1层第i个交换单元的第1个输入端第1层第i-n/2个交换单元的第2个输入端I¹_i-n/2,2相连；

将第p层的n个交换单元和2n个输出端、第p+1层的n个交换单元和2n个输入端均按排列顺序分为k＝2^p组，每组2^m-p个交换单元、2*2^m-p个输出端或输入端，1≤p≤m-1；

第p层每组内第i个交换单元的第1个输出端O^p_i,1与第p+1层的第i个交换单元的第1个输入端I^p+1_i,1相连，0≤i≤2^m-p-1；

第i个交换单元的第2个输出端O^p_i,2与第p+1层的第i+2^m-p-1个交换单元的第2个输入端相连，0≤i≤2^m-p-1-1，或与第p+1层的第i-2^m-p-1个交换单元的第2个输入端相连，2^m-p-1≤i≤2^m-p-1；

第m层第i个交换单元的第1个输出端O^m_i,1有效，且与交换网络的第i个输入端口Ii相连，0≤i≤n-1。