[发明专利]时钟频率管理方法、系统及集成装置

说明书

本发明公开了一种总线的时钟频率管理方法、系统及集成装置，总线与多个子装置连接，时钟频率管理系统包括：多个第一监管模块，每个第一监管模块监测与其连接的多个子装置中的一个子装置对总线的频率需求，并基于频率需求决出子装置对管理总线时钟频率的投票；决策模块，与多个第一监管模块连接，根据多个子装置的投票生成时钟频率控制信号；时钟控制模块，与决策模块连接，根据时钟频率控制信号管理总线的时钟频率。本发明能够在减小功耗的情况下将对整体性能和对内部各子装置的性能的影响降到更低。

技术领域

本发明涉及集成电路功耗管理技术领域，具体涉及一种总线的时钟频率管理方法、系统、及集成装置。

背景技术

随着集成电路技术的发展，芯片被广泛地应用在各个领域中。其中芯片功耗是选择芯片时的一个考虑因素。而芯片功耗的来源之一是于片内总线的功耗。总线分布在整个芯片上，并作为数据搬运的主要承载逻辑，其总线时钟频率通常很高。

一般可以通过降低总线时钟频率以降低芯片的功耗，通过提高总线时钟频率以提升整个芯片的系统性能。然而在实际应用中，如何管理芯片中总线的时钟频率可以兼顾芯片的系统性能和低功耗，是目前需要解决的技术问题。

发明内容

为了解决上述技术问题，本发明提供了一种时钟频率管理方法、系统及集成装置。

根据本公开第一方面，提供了一种总线的时钟频率管理系统，总线与多个子装置连接，所述时钟频率管理系统包括：

多个第一监管模块，每个第一监管模块连接于所述总线和所述多个子装置中的一个子装置的连接处，用于监测与其连接的所述子装置对所述总线的频率需求，并基于所述频率需求决出所述子装置对管理总线时钟频率的投票，所述投票包含了一种时钟频率管理方式；

决策模块，与所述多个第一监管模块连接，根据所述多个子装置的投票生成时钟频率控制信号；以及

时钟控制模块，与所述决策模块连接，根据所述时钟频率控制信号管理所述总线的时钟频率。

可选地，所述多个监管模块中的至少一个第一监管模块包括：

监测单元，监测子装置与所述总线交互的第一性能参数，并采集所述子装置的性能需求；以及

管理单元，与所述监测单元连接，根据所述第一性能参数和所述性能需求判断是否调整所述总线的时钟频率，判断结果作为所述投票，所述判断结果包括：减小时钟频率或增大时钟频率或保持时钟频率，其中，所述频率需求包括子装置所述第一性能参数和所述性能需求。

可选地，所述时钟频率管理系统还包括：

多个第二监控模块，监测所述子装置中各功能块的第二性能参数和各功能块中用户位的值并回传至所述监测单元，所述性能需求包括所述子装置中各功能块回传的第二性能参数和所述各功能块中用户位的值。

可选地，所述决策模块还预设门限值，所述决策模块基于所述多个子装置的投票和所述门限值生成所述时钟频率控制信号。

可选地，所述决策模块还对每个投票配置权重，所述决策模块基于所述多个子装置的投票和多个投票的权重生成所述时钟频率控制信号。

可选地，所述第一性能参数包括以下至少两种：传输数据的带宽、时延、缓存命中率、负载、功耗，所述第二性能参数包括以下至少两种：传输数据的带宽、时延、缓存命中率、负载、功耗。

可选地，所述用户位的值指示用户对所述功能块的带宽需求和/或时延需求。

可选地，所述多个第一监管模块集成在一起，和/或所述多个第二监管模块集成在一起。

根据本公开第二方面，提供了一种总线的时钟频率管理方法，包括：