[发明专利]带隙基准电路及控制方法

说明书

本发明涉及一种带隙基准电路及控制方法，该带隙基准电路包括：恒流电源模块和补偿模块，恒流电源模块至少包括启动单元和电流镜单元，补偿模块包括至少一个增强型MOS管和至少一个耗尽型MOS管，PMOS管MP5的漏极与补偿模块中的第一增强型MOS管的漏极相连，第一增强型MOS管的源极与第二耗尽型MOS管的漏极相连；或PMOS管MP5的漏极与补偿模块中的第一耗尽型MOS管的漏极相连，第一耗尽型MOS管的源极与第二增强型MOS管的漏极相连，解决了现有采用BJT管的发射极‑基极电压的负温特性构建零温的带隙基准存在电路功耗大、电路复杂的问题，达到了实现电压零温的同时降低功耗和减小电路面积的效果。

技术领域

本发明涉及供电技术领域，尤其涉及一种带隙基准电路及控制方法。

背景技术

带隙基准电压源是模拟集成电路中不可缺少的组成部分，在锂电池保护芯片、LED驱动芯片、线性稳压器(LDO)、电源管理芯片、模/数转换器(ADC)、数/模转换器(DAC)、动态存储器(DRAM)、Flash存储器等集成电路设计中，起着至关重要的作用。

图1为现有技术中带隙基准电压源的电路图，如图1所示，现有技术中带隙基准电压源采用双极型晶体管(BJT)的发射极-基极电压的负温特性来构建零温的带隙基准，即采用两个双极型晶体管使其偏置在不同电流密度下，通过两个晶体管的基极-发射极电压差值产生正温电流，让正温电流流过一定数量的电阻产生正温电压，将该正温电压与双极型晶体管的基极-发射极电压(负温电压)叠加，从而得到与温度无关的基准电压。

现有技术中带隙基准电路采用的是双极型晶体管，工作电流较大，功耗高，同时双极型晶体管基极会有电流流过，也带来额外损耗。

发明内容

本发明意在提供一种带隙基准电路及控制方法，以解决现有技术中存在的不足，本发明要解决的技术问题通过以下技术方案来实现。

第一个方面，本发明实施例提供一种带隙基准电路，所述带隙基准电路包括：恒流电源模块和补偿模块，所述恒流电源模块至少包括启动单元和电流镜单元，所述补偿模块包括至少一个增强型MOS管和至少一个耗尽型MOS管，增强型MOS管和耗尽型MOS管串联，所述启动单元和所述电流镜单元相连，所述电流镜单元中的PMOS管MP5的源极连接预设电压；

PMOS管MP5的漏极与所述补偿模块中的第一增强型MOS管的漏极相连，所述第一增强型MOS管的源极与第二耗尽型MOS管的漏极相连；

或PMOS管MP5的漏极与所述补偿模块中的第一耗尽型MOS管的漏极相连，所述第一耗尽型MOS管的源极与第二增强型MOS管的漏极相连。

可选地，所述补偿模块包括一个增强型NMOS管和多个耗尽型NMOS管，

PMOS管MP5的漏极与所述补偿模块中的第一耗尽型NMOS管的漏极相连，所述第一耗尽型NMOS管的源极与第二增强型NMOS管的漏极相连，第二增强型NMOS管的源极与第三耗尽型NMOS管的漏极相连，直至串联连接到第N耗尽型NMOS管，其中，N为大于0的自然数。

可选地，第三耗尽型NMOS管的源极和第四耗尽型NMOS管的漏极串联，

第四耗尽型NMOS管的源极和第五耗尽型NMOS管的漏极串联，

第五耗尽型NMOS管的源极和第六耗尽型NMOS管的漏极串联，

第六耗尽型NMOS管的源极和第七耗尽型NMOS管的漏极串联，

第七耗尽型NMOS管的源极和第八耗尽型NMOS管的漏极串联，

第八耗尽型NMOS管的源极和第九耗尽型NMOS管的漏极串联，

第九耗尽型NMOS管的源极和第十耗尽型NMOS管的漏极串联，

第十耗尽型NMOS管的源极和第十一耗尽型NMOS管的漏极串联，