[发明专利]带隙基准电路及控制方法

权利要求书

1.一种带隙基准电路，其特征在于，所述带隙基准电路包括：恒流电源模块和补偿模块，所述恒流电源模块至少包括启动单元和电流镜单元，所述补偿模块包括至少一个增强型MOS管和至少一个耗尽型MOS管，增强型MOS管和耗尽型MOS管串联，所述启动单元和所述电流镜单元相连，所述电流镜单元中的PMOS管MP5的源极连接预设电压；

PMOS管MP5的漏极与所述补偿模块中的第一增强型MOS管的漏极相连，所述第一增强型MOS管的源极与第二耗尽型MOS管的漏极相连；

或PMOS管MP5的漏极与所述补偿模块中的第一耗尽型MOS管的漏极相连，所述第一耗尽型MOS管的源极与第二增强型MOS管的漏极相连。

2.根据权利要求1所述的带隙基准电路，其特征在于，所述补偿模块包括一个增强型NMOS管和多个耗尽型NMOS管，

PMOS管MP5的漏极与所述补偿模块中的第一耗尽型NMOS管的漏极相连，所述第一耗尽型NMOS管的源极与第二增强型NMOS管的漏极相连，第二增强型NMOS管的源极与第三耗尽型NMOS管的漏极相连，直至串联连接到第N耗尽型NMOS管，其中，N为大于0的自然数。

3.根据权利要求2所述的带隙基准电路，其特征在于，

第三耗尽型NMOS管的源极和第四耗尽型NMOS管的漏极串联，

第四耗尽型NMOS管的源极和第五耗尽型NMOS管的漏极串联，

第五耗尽型NMOS管的源极和第六耗尽型NMOS管的漏极串联，

第六耗尽型NMOS管的源极和第七耗尽型NMOS管的漏极串联，

第七耗尽型NMOS管的源极和第八耗尽型NMOS管的漏极串联，

第八耗尽型NMOS管的源极和第九耗尽型NMOS管的漏极串联，

第九耗尽型NMOS管的源极和第十耗尽型NMOS管的漏极串联，

第十耗尽型NMOS管的源极和第十一耗尽型NMOS管的漏极串联，

第十一NMOS管M11(耗尽型)NMOS管的源极接地。

4.根据权利要求1所述的带隙基准电路，其特征在于，所述补偿模块包括一个耗尽型NMOS管和多个增强型NMOS管，

PMOS管MP5的漏极与所述补偿模块中的第一增强型NMOS管的漏极相连，所述第一增强型NMOS管的源极与第二耗尽型NMOS管的漏极相连，第二耗尽型NMOS管的源极与第三增强型NMOS管的漏极相连，直至串联连接到第M增强型NMOS管，其中，M为大于0的自然数。

5.根据权利要求1所述的带隙基准电路，其特征在于，所述补偿模块包括一个增强型PMOS管和多个耗尽型PMOS管，

PMOS管MP5的漏极与所述补偿模块中的第一耗尽型PMOS管的漏极相连，所述第一耗尽型PMOS管的源极与第二增强型PMOS管的漏极相连，第二增强型PMOS管的源极与第三耗尽型PMOS管的漏极相连，直至串联连接到第X耗尽型PMOS管，其中，X为大于0的自然数。

6.根据权利要求1所述的带隙基准电路，其特征在于，所述补偿模块包括一个耗尽型PMOS管和多个增强型PMOS管，

PMOS管MP5的漏极与所述补偿模块中的第一增强型PMOS管的漏极相连，所述第一增强型PMOS管的源极与第二耗尽型PMOS管的漏极相连，第二耗尽型PMOS管的源极与第三增强型PMOS管的漏极相连，直至串联连接到第Y增强型PMOS管，其中，Y为大于0的自然数。

7.根据权利要求1所述的带隙基准电路，其特征在于，所述电流镜单元包括MOS管MP1、MOS管MP2、MOS管MN1、MOS管MN2、MOS管MP3、MOS管MP5，且MOS管MP1和MOS管MP2为电流镜结构，MOS管MN1和MOS管MN2为电流镜结构，MOS管MP3和MOS管MP5为电流镜结构；

所述启动单元包括MOS管MP3、MOS管MN3、MOS管MN4、MOS管MN5、MOS管MP4、MOS管MN6和MOS管MN7。