[发明专利]集成组件

说明书

一些实施例包括在基底上具有存储器阵列的集成组件。第一感测放大器电路系统与所述基底相关联，并且包括位于所述存储器阵列正下方的感测放大器。垂直延伸的数位线与所述存储器阵列相关联，并且与所述第一感测放大器电路系统耦合。第二感测放大器电路系统与所述基底相关联，并且从所述第一感测放大器电路系统偏离。控制电路系统被配置为选择性地将所述数位线耦合到电压供给端子或所述第二感测放大器电路系统。

技术领域

集成存储器(例如，DRAM)。

背景技术

存储器在现代计算架构中用于存储数据。一种类型的存储器是动态随机存取存储器(DRAM)。与替代类型的存储器相比，DRAM可以提供结构简单、低成本和高速的优点。

DRAM可以利用具有与一个晶体管结合的一个电容器的存储器单元(所谓的1T-1C存储器单元)，其中电容器与晶体管的源极/漏极区域耦合。

图1中示出了示例性现有技术DRAM配置10的区域。配置10包括布置在三维存储器阵列16中的存储器单元14(仅标记了其中的一些)。邻近于组件10的区域提供x、y、z坐标系，以辅助描述各种结构的相对方向。

存储器单元中的每一个包含与电容器20(仅标记了其中的一个)耦合的存取装置18(仅标记了其中的一个)。

在晶体管中的每一个包含位于一对源极/漏极区域24和26之间的沟道区域22的情况下，存取装置18对应于水平延伸的晶体管。

沟道区域和源极/漏极区域可以形成在半导体材料28中。半导体材料28可以包含任何合适的成分；并且在一些实施例中，可以包含硅、锗、III/V族半导体材料(例如，磷化镓)、半导体氧化物等中的一或多种，基本上由其组成或者由其组成；术语III/V族半导体材料指代包含选自元素周期表的III和V族的元素的半导体材料(其中III和V族是旧命名法，并且现在称为13和15族)。

源极/漏极区域24和26可以对应于半导体材料28内形成的重掺杂区域。

在所示实施例中，半导体材料28延伸至导电板30。在一些操作状态下，可以利用导电板30以从晶体管18的主体区域(沟道区域)中排出过量载流子(例如，空穴)。

垂直延伸的数位线(位线、感测线)32沿着存储器阵列16的列，并且与源极/漏极区域24耦合。

水平延伸的字线(存取线)34沿着存储器阵列16的行延伸，并且可操作地靠近沟道区域22。

字线34沿着所示的y轴方向延伸，并且数位线32沿着所示的z轴方向延伸。垂直延伸的数位线32可以正交于字线34，或者至少基本上正交于此类字线(其中术语“基本上正交”表示在制作和测量的合理公差内正交)。在一些实施例中，数位线32可以沿着与字线34正交的大约10°范围内的方向延伸。

字线34可以被认为包含可操作地邻近于晶体管18的沟道区域22的门控区域，使得各个晶体管18的源极/漏极区域24和26彼此门控地耦合。当在本文中利用术语“门控地耦合”时，这可以指代源极/漏极区域24和26彼此间的受控耦合/去耦，这可能由字线34的电激活/去激活引起。

沿着字线34的门控区域通过栅极电介质材料36与沟道区域22间隔开。栅极电介质材料可以包含任何合适的成分；并且在一些实施例中可以包含二氧化硅、基本上由其组成或由其组成。

字线34可以延伸到组件10的所示区域的外部的字线驱动器电路系统(例如，子字线驱动器单元(SWD单元))。阶梯区域可以侧向邻近于存储器阵列16，并且可以用于将各个字线与特定的SWD单元耦合。

存储器单元14可以被认为布置在竖直堆叠的层(层级)35内。

导电节点38(仅标记了其中的一对)邻近于源极/漏极区域26，并将此类源极/漏极区域与存储元件20耦合。在一些实施例中，导电节点38可以被认为是存储元件20的一部分。