[发明专利]电熔丝单元阵列的版图布局方法

说明书

本发明提供了一种电熔丝单元阵列的版图布局方法，包含：电熔丝单元对结构，其包含，二个电熔丝单元；第一电熔丝单元中包含第一晶体管和第一电熔丝单元；第二电熔丝单元中包含第二晶体管和第二电熔丝单元；第一电熔丝单元跨接在第一晶体管和第二晶体管上；第二电熔丝单元跨接在第二晶体管和第一晶体管上。据此，本发明能够达到的技术效果在于，能够在各项性能不变的情况下比现有技术的版图面积减小。

技术领域

本发明涉及集成电路版图技术，特别涉及电熔丝单元阵列的版图布局方法。

背景技术

电熔丝（eFuse）基于电迁移（EM）原理，通过熔断熔丝的原理，实现具备高可靠性的片上编程功能。随着市场对芯片面积的要求越来越高，电熔丝（eFuse）作为芯片内部用于参数设置的专用模块（IP），整体面积已经成为主要设计指标之一。而在电熔丝（eFuse）模块内部，由电熔丝（eFuse）单元构成的阵列占据整个模块面积的一半以上，因此减小电熔丝（eFuse）单元阵列面积是提高电熔丝（eFuse）模块竞争力的的主要手段之一。

在电熔丝（eFuse）版图设计时，电熔丝（eFuse）单元组成的阵列占整体面积的一半以上。电熔丝（eFuse）单元由熔丝和选择管构成。常规设计中，阵列面积是由独立电熔丝（eFuse）单元面积拼接而成，也就是单个电熔丝（eFuse）单元面积与单元数的乘积。

参阅图1A所示，现有技术的电熔丝的存储区域是由电熔丝单元阵列构成，如图1所示，其中，阵列中的存储单元既有以独立电熔丝单元的组合形式出现，这种布置方式是为了方便版图设计以及不同容量的组合。

参阅图1B所示，现有技术的一种电熔丝布局的版图中，存在一个电熔丝单元01。电熔丝阵列的总面积=单个电熔丝单元版图面积X行数X列数。参阅1C所示，采用由2个独立的电熔丝单元01直接拼接而来的单元对为基本单位形式，可以共用和节省外围的走线。图1D展示了图1C中的两个独立的电熔丝单元01的其中一个电熔丝、晶体管通路示意图，为图1B中实线框中的展示，采用带箭头的线表示了通路的情况。参阅图1E所示，以28nm工艺平台的电熔丝单元为例，其NMOS管与电熔丝面积为14.4μm²，两个单元组合面积是28.8μm²。

现有技术存在的问题在于：从版图面积和效率上，上述两种方式并不是最优化的。

发明内容

本发明需要解决的技术问题是：如何进一步减小版图面积，提高版图面积利用效率。

为了解决以上技术问题，本发明提供一种电熔丝单元阵列的版图布局方法，其目的在于改进电熔丝单元阵列的版图方法，减小电熔丝模块的面积。

为了达到上述目的，本发明提供了一种电熔丝单元阵列的版图布局方法，包含：电熔丝单元对结构，其包含，二个电熔丝晶体管单元；

第一电熔丝晶体管单元包含：第一晶体管和第一电熔丝单元；

第二电熔丝晶体管单元包含：第二晶体管和第二电熔丝单元；

第一电熔丝单元跨接在第一晶体管和第二晶体管上；

第二电熔丝单元跨接在第二晶体管和第一晶体管上。

优选地，第一电熔丝单元包含第一阳极垫、第一熔丝、第一阴极垫，第一熔丝两端连接第一阳极垫和第一阴极垫；

第二电熔丝单元包含第二阳极垫、第二熔丝、第二阴极垫，第二熔丝两端连接第二阳极垫和第二阴极垫；

第一阳极垫-第一熔丝-第一阴极垫平行于第二阴极垫-第二熔丝-第二阳极垫沿第一方向布置，

在垂直于第一方向的第二方向上，第一阳极垫对准第二阴极垫，第一阴极垫对准第二阳极垫。

优选地，第一阳极垫位于第二晶体管处，第一阴极垫位于第一晶体管处；

第二阳极垫位于第一晶体管处，第二阴极垫位于第二晶体管处；

第一晶体管和第二晶体管交叉对称布置。