[发明专利]一种高压电平迁移电路

权利要求书

1.一种高压电平迁移电路，其特征在于：包括低压控制信号处理电路(1)、使能控制电路(2)、低压控制信号输出电路(3)、电流镜偏置电路(4)和电压迁移电路(5)，所述低压控制信号处理电路(1)的VCP端、使能控制电路(2)的GND端、低压控制信号输出电路(3)的VM端、电流镜偏置电路(4)的偏置电流IB和电压迁移电路(5)的S端接入电路；

所述电压迁移电路(5)包括第十五PMOS功率管(M15)、第十六PMOS功率管(M16)、第十七PMOS功率管(M17)、第十八NMOS功率管(M18)、端口S和第二肖特基二极管(D2)，所述第十五PMOS功率管(M15)和第十六PMOS功率管(M16)并联第十四PMOS功率管(M14)的漏极；所述第十五PMOS功率管(M15)的栅极和第十七PMOS功率管(M17)的栅极分别连接第十一PMOS功率管(M11)的栅极；所述第十六PMOS功率管(M16)的栅极连接第十二NMOS功率管(M12)的漏极；第二肖特基二极管(D2)和电阻(R2)并联，第二肖特基二极管(D2)的正极接电源S，负极接第十八NMOS功率管(M18)的栅极和第十六PMOS功率管(M16)的漏极，用于保护第十八NMOS功率管(M18)；所述第十七PMOS功率管(M17)的漏极和第十八NMOS功率管(M18)的漏极相连接，并连接输出端口Z；所述端口S连接第三肖特基二极管(D3)的正极，端口Z连接第三肖特基二极管(D3)的负极。

2.根据权利要求1所述的高压电平迁移电路，其特征在于：所述低压控制信号处理电路(1)包括第一PMOS功率管(M1)、第二PMOS功率管(M2)、第三PMOS功率管(M3)、第四PMOS功率管(M4)、第五PMOS功率管(M5)、第六PMOS功率管(M6)、第七PMOS功率管(M7)和第八PMOS功率管(M8)，所述第三PMOS功率管(M3)、第四PMOS功率管(M4)、第五PMOS功率管(M5)、第六PMOS功率管(M6)、第七PMOS功率管(M7)和第八PMOS功率管(M8)的栅极均与自身的漏极相连接，形成二极管接法；所述第三PMOS功率管(M3)、第四PMOS功率管(M4)和第五PMOS功率管(M5)依次串联，且与第一PMOS功率管(M1)形成并联，所述第三PMOS功率管(M3)的源极连接电源VCP，所述第五PMOS功率管(M5)与第一PMOS功率管(M1)的漏极连接第一电容(C1)；第六PMOS功率管(M6)、第七PMOS功率管(M7)和第八PMOS功率管(M8)依次串联，且与第二PMOS功率管(M2)形成并联，所述第六PMOS功率管(M6)的源极连接电源VCP，所述第八PMOS功率管(M8)的漏极连接第二电容(C2)；所述第二PMOS功率管(M2)的栅极连接第五PMOS功率管(M5)的漏极，第一PMOS功率管(M1)的栅极连接第八PMOS功率管(M8)的漏极。

3.根据权利要求2所述的高压电平迁移电路，其特征在于：所述低压控制信号处理电路(1)还包括十九PMOS功率管(M19)、第二十一PMOS功率管(M21)、第二十NMOS功率管(M20)和第二十二NMOS功率管(M22)，所述十九PMOS功率管(M19)和第二十一PMOS功率管(M21)的源极和体均连接电源VDD5V；所述第二十NMOS功率管(M20)和第二十二NMOS功率管(M22)的源极均连接GND；所述十九PMOS功率管(M19)与第二十NMOS功率管(M20)的漏极与漏极相连接，且栅极和栅极相连接；所述第二十一PMOS功率管(M21)与第二十二NMOS功率管(M22)的漏极与漏极相连接，且栅极和栅极相连接；所述十九PMOS功率管(M19)和第二十NMOS功率管(M20)的栅极连接输入信号A，第二十一PMOS功率管(M21)、第二十二NMOS功率管(M22)的栅极和第一电容(C1)的另一端连接十九PMOS功率管(M19)与第二十NMOS功率管(M20)的漏极；所述第二十一PMOS功率管(M21)和第二十二NMOS功率管(M22)的漏极连接第二电容(C2)的另一端。