[发明专利]基于多FPGA系统的并行RTL综合方法、存储介质

权利要求书

1.一种基于多FPGA系统的并行RTL综合方法，其特征在于，包括：

步骤10，用户确定被测试设计的各个模块以及顶部节点，所述模块由至少一个实例组成；

步骤11，根据顶部节点对被测试设计的各个实例进行遍历创建层次树；

步骤12，并行遍历所述层次树对每一个模块进行唯一化处理，并记录唯一化处理后的模块的哈希值；

步骤13，以模块为单位，对各模块进行并行细化和逻辑映射，将各模块对应的被测试设计从RTL转换为门级电路；

步骤14，将各个模块对应的门级电路合并为一个整体形成层次化网表；

步骤15，统计层次化网表所消耗的资源，并根据资源约束自动选择超图单元；

步骤16，采用分割工具进行分割，形成各个FPGA对应的网表。

2.如权利要求1所述的基于多FPGA系统的并行RTL综合方法，其特征在于，还包括：

步骤20，当用户修改对应的被测试设计时，确定最新的被修改的设计文件；

步骤21，基于被修改的设计文件执行所述步骤10至12，得到唯一化处理后的模块的新的哈希值；

步骤22，将唯一化处理后的模块的新的哈希值与之前记录的哈希值进行比较；

步骤23，将哈希值不一致的唯一化处理后的模块记录为被修改的模块；哈希值一致的模块记录为未修改的模块；

步骤24，基于被修改的模块执行所述步骤14；

步骤25，将步骤24得到的门级电路和未修改的模块对应的门级电路合并为一个整体形成层次化网表；

步骤26，基于步骤25得到的层次化网表执行步骤15-16。

3.如权利要求2所述的基于多FPGA系统的并行RTL综合方法，其特征在于，所述步骤20中，根据被测试设计对应的文件的修改时间确定最新的被修改的设计文件；或者根据被测试设计对应的文件的checksum确定最新的被修改的设计文件。

4.如权利要求1所述的基于多FPGA系统的并行RTL综合方法，其特征在于，所述步骤12中遍历所述层次树对每一个模块进行唯一化处理具体包括：

将无参数或者参数相同的模块唯一化为一个模块，将不同参数的同一个模块生成对应的多个模块。

5.如权利要求1所述的基于多FPGA系统的并行RTL综合方法，其特征在于，步骤15中根据资源约束自动选择超图单元具体包括：

步骤151，将top模块放入模块列表；

步骤152，读取模块列表中的顶层节点，并从模块列表中删除该节点；

步骤153，判断当前读取的节点是否超过资源约束，如果没有，则该节点放入超图节点列表，否则在该节点存在子节点的前提下，将其子节点放入模块列表，根据每个节点的资源用量从大到小排列模块列表中的节点；

步骤154，如果模块列表不为空，则返回步骤152直至模块列表为空；

步骤155，返回超图节点列表中的节点作为超图单元。

6.一种计算机可读存储介质，用于存储计算机程序，其特征在于，所述计算机程序运行时执行如权利要求1至5任意一项所述的基于多FPGA系统的并行RTL综合方法。