[发明专利]一种总线通讯接口电路及增强总线通讯效果的通信方法

说明书

一种总线通讯接口电路及增强总线通讯效果的通信方法，该电路设置于通过总线交互数据的每一个外部设备中，包括连接在总线的上通讯接口A1和A2，以及与通讯接口A1相接的第一控制模块和与通讯接口A2相接的第二控制模块；第一和第二控制模块分别包括上拉辅助单元、NFET、控制单元和接收器；NFET的漏极接地，NFET的源极接通讯接口A1或A2；其中，控制单元输出第一脉冲控制信号gate_n至NFET的栅极，控制单元输出第二脉冲控制信号至上拉辅助单元，接收器的输入端连接在通讯接口A1或A2，上拉辅助单元的输出端接通讯接口A1或A2，接收器输出信号Rev，信号Rev为控制单元的输入接收级。因此，本发明能提高通讯成功率、数据传输准确率和总线的通讯速率。

技术领域

本发明属于总线通讯技术领域，涉及一种总线通讯接口电路及增强总线通讯效果的通信方法。

背景技术

总线是系统各种设备部件之间传送信息的公共通信干线，它是由导线组成的传输线束。异步时钟总线含数据总线和时钟总线，分别用来传输数据和时钟信号。

请参阅图1，图1所示为现有技术中总线与外围设备的连接关系示意图。如图1所示，总线的两个通讯接口A1和A2需通过上拉电阻R1和电阻R2接电源VCC，并通过两个通讯接口A1和A2连接总线的外部设备U1、外部设备U2和外部设备U3。例如，I2C(Inter－Integrated Circuit)总线是用于连接微控制器及其外围设备的总线；SDA(串行数据线)和SCL(串行时钟线)都是双向I/O线，接口驱动为开漏输出，需通过上拉电阻接电源VCC。

外部设备U1、外部设备U2和外部设备U3有时候作为主机(主器件)，有时候作为从机(从器件)，主器件用于启动总线传送数据，并产生时钟以传送数据信息给其它的器件，此时任何被寻址的器件均被认为是从器件。在总线上主和从、发和收的关系不是恒定的，而取决于此时数据传送方向。如果主机要发送数据给从器件，则主机首先寻址从器件，然后主动发送数据至从器件，最后由主机终止数据传送。在这种情况下，主机中的控制器负责产生定时时钟和终止数据传送。

请参阅图2，图2所示为现有外部设备(例如图1中的U1、U2和U3)中通讯接口示意图。如图2所示，这些外部设备U1、外部设备U2和外部设备U3通过通讯接口A1和通讯接口A2连接总线，总线的通讯接口A1和通讯接口A2需通过上拉电阻R1和R2接电源VCC。

每个外部设备通常包含NFET、控制单元和接收器。其中，NFET的漏极接地，NFET的源极接通讯接口A，控制单元输出第一脉冲控制信号至NFET的栅极，接收器的输入端连接在通讯接口A1或通讯接口A2，信号Rev为接收器的输出信号，所述信号Rev为控制单元的输入接收级。

请参阅图3，图3所示为现有通讯接口电路的信号波形示意。如图3所示，当关闭端口NFET后，波形A有总线上的上拉电阻来实现高电平信号，而电阻和总线上的寄生电容，就会产生RC延时，所以波形A上升沿缓慢。然而，波形A信号上升沿缓慢，对于波形A上的接收级Rev就会接收到有单边延时的信号，当延时过大时有可能造成通讯错误。

也就是说，由于每个器件的总线接口都有一定的等效电容，当总线上扩展的设备达到一定数量时，总电容过大，RC延时过大，因而总线A上升沿缓慢导致接收信号延迟，就会造成了通讯错误。通讯速率越快，越容易造成通讯错误。

发明内容

为解决的上述技术问题，本发明提出一种总线通讯接口电路及增强总线通讯效果的通信方法，其技术方案如下：

一种总线通讯接口电路，设置于通过总线交互数据的每一个外部设备中其包括：

连接在所述总线的通讯接口A1和通讯接口A2，所述通讯接口A1和通讯接口A2分别通过上拉电阻R1和上拉电阻R2接电源VCC；