[发明专利]抓取处理器内部信号的系统及方法

说明书

本公开提出一种抓取处理器内部信号的系统及方法，上述系统包括：一主机接口；一跨时钟域发送模块，耦接上述主机接口，用于从上述主机接口接收事务数据，上述主机接口与上述跨时钟域发送模块之间具有一第一抓取线；以及一信号抓取器，耦接上述第一抓取线，上述信号抓取器包含一缓存器；其中，上述主机接口生成一第一事务数据；当上述缓存器有空闲存储空间、且上述跨时钟域发送模块也有空闲存储空间时，上述主机接口发送上述第一事务数据给上述跨时钟域发送模块；上述信号抓取器从上述第一抓取线抓取上述第一事务数据，将上述第一事务数据打包为一第一封包，并将上述第一封包保存在上述缓存器。

技术领域

本公开涉及一种抓取集成电路芯片内部信号的系统及方法，且特别涉及一种长时间连续抓取处理器内部信号的系统及方法。

背景技术

硅后调试(post silicon debug)也称作硅后验证(post silicon validation)，在数字集成电路芯片制造领域属于后期验证，主要用来对已经制造完成的芯片进行调试。硅后调试的目的是为了定位在传统的硅前验证阶段(如仿真验证、形式验证等等)没有发现的错误、以及在芯片制造过程中引入的错误。常见的硅后调试手段主要有：基于扫描(scan-base)和基于追踪(trace-base)的技术。基于扫描的技术可通过复用已有的扫描链把某一时刻系统的内部状态扫描出来。但这种方式只能静态观测某一时刻的系统状态，且扫描后系统无法继续运行。基于追踪的技术是在系统运行的同时，即时保存系统的内部状态。然而，目前基于追踪的技术只能追踪少部分信号，且难以实现长时间的连续追踪。

因此，需要一种长时间连续(即无损)抓取处理器内部信号的方法及系统。

发明内容

本公开的主要目的即在于提供一种抓取处理器内部信号的系统及方法，以实现长时间连续抓取处理器内部信号。

本公开提出一种抓取处理器内部信号的系统，包括：一主机接口；一跨时钟域发送模块，耦接上述主机接口，用于从上述主机接口接收事务数据，上述主机接口与上述跨时钟域发送模块之间具有一第一抓取线；以及一信号抓取器，耦接上述第一抓取线，上述信号抓取器包含一缓存器；其中，上述主机接口生成一第一事务数据；当上述缓存器有空闲存储空间、且上述跨时钟域发送模块也有空闲存储空间时，上述主机接口发送上述第一事务数据给上述跨时钟域发送模块；上述信号抓取器从上述第一抓取线抓取上述第一事务数据，将上述第一事务数据打包为一第一封包，并将上述第一封包保存在上述缓存器；以及当上述跨时钟域发送模块有空闲存储空间、而上述缓存器没有空闲存储空间时，上述信号抓取器向上述主机接口发送一第一满信号，响应于上述第一满信号，上述主机接口暂停发送上述第一事务数据。

本公开提出一种抓取处理器内部信号的方法，包括：一主机接口生成一第一事务数据；当一信号抓取器的一缓存器有空闲存储空间、且一跨时钟域发送模块也有空闲存储空间时，上述主机接口发送上述第一事务数据给上述跨时钟域发送模块；上述信号抓取器抓取上述第一事务数据，将上述第一事务数据打包为一第一封包，并将上述第一封包保存在上述缓存器；以及当上述跨时钟域发送模块有空闲存储空间、而上述缓存器没有空闲存储空间时，上述信号抓取器向上述主机接口发送一第一满信号，响应于上述第一满信号，上述主机接口暂停发送上述第一事务数据。

通过本公开提供的抓取处理器内部信号的方法及系统，采用侵入式的抓取方式，通过对传输路径施加影响，从而达到长时间连续(即无损)抓取内部信号的目的。

附图说明

图1是显示根据本公开一实施例所述的计算机系统的架构示意图。

图2是显示根据本公开一实施例所述的信号抓取器(Signal Capture，SC)的示意图。

图3A是显示根据本公开一实施例所述的信号抓取器抓取FIFO类信号的简要示意图。

图3B是显示根据本公开另一实施例所述的信号抓取器抓取FIFO类信号的简要示意图。