[发明专利]抓取处理器内部信号的系统及方法

权利要求书

1.一种抓取处理器内部信号的系统，包括：

主机接口；

跨时钟域发送模块，耦接上述主机接口，用于从上述主机接口接收事务数据，上述主机接口与上述跨时钟域发送模块之间具有第一抓取线；以及

信号抓取器，耦接上述第一抓取线，上述信号抓取器包含缓存器；

其中，

上述主机接口生成第一事务数据；

当上述缓存器有空闲存储空间、且上述跨时钟域发送模块也有空闲存储空间时，上述主机接口发送上述第一事务数据给上述跨时钟域发送模块；上述信号抓取器从上述第一抓取线抓取上述第一事务数据，将上述第一事务数据打包为第一封包，并将上述第一封包保存在上述缓存器；以及

当上述跨时钟域发送模块有空闲存储空间、而上述缓存器没有空闲存储空间时，上述信号抓取器向上述主机接口发送第一满信号，响应于上述第一满信号，上述主机接口暂停发送上述第一事务数据。

2.如权利要求1所述的抓取处理器内部信号的系统，还包含：

存储设备，耦接上述信号抓取器；

其中，当上述跨时钟域发送模块有空闲存储空间、而上述缓存器没有空闲存储空间时，上述信号抓取器将存储在上述缓存器中之前保存的封包转储到上述存储设备，然后上述信号抓取器向上述主机接口发送第一非满信号，响应于上述第一非满信号，上述主机接口发送上述第一事务数据，上述信号抓取器抓取上述第一事务数据，将上述第一事务数据打包为上述第一封包，并将上述第一封包保存在上述缓存器。

3.如权利要求1所述的抓取处理器内部信号的系统，其中，当上述跨时钟域发送模块没有空闲存储空间、而上述缓存器有空闲存储空间时，上述跨时钟域发送模块向上述主机接口发送第二满信号，响应于上述第二满信号，上述主机接口暂停发送上述第一事务数据。

4.如权利要求3所述的抓取处理器内部信号的系统，其中，当上述跨时钟域发送模块变为有空闲存储空间时，上述跨时钟域发送模块向上述主机接口发送第二非满信号，响应于上述第二非满信号，上述主机接口发送上述第一事务数据，上述信号抓取器抓取上述第一事务数据，将上述第一事务数据打包为上述第一封包，并将上述第一封包存储到上述缓存器。

5.如权利要求1所述的抓取处理器内部信号的系统，还包含：

跨时钟域接收模块，耦接上述主机接口，用于向上述主机接口发送事务数据，上述主机接口与上述跨时钟域接收模块之间具有第二抓取线，其中上述信号抓取器耦接上述第二抓取线；以及

其中，

上述跨时钟域接收模块生成第二事务数据；

当上述缓存器有空闲存储空间、且上述主机接口也有空闲存储空间时，上述跨时钟域接收模块发送上述第二事务数据给上述主机接口；上述信号抓取器从上述第二抓取线抓取上述第二事务数据，将上述第二事务数据打包为第二封包，并将上述第二封包保存在上述缓存器；以及

当上述主机接口有空闲存储空间、而上述缓存器没有空闲存储空间时，上述信号抓取器向上述跨时钟域接收模块发送第三满信号，响应于上述第三满信号，上述跨时钟域接收模块暂停发送上述第二事务数据。

6.如权利要求5所述的抓取处理器内部信号的系统，还包含：

存储设备，耦接上述信号抓取器；

其中，当上述主机接口有空闲存储空间、而上述缓存器没有空闲存储空间时，上述信号抓取器将上述缓存器中、之前保存的封包转储到上述存储设备，然后上述信号抓取器向上述跨时钟域接收模块发送第三非满信号，响应于上述第三非满信号，上述跨时钟域接收模块发送上述第二事务数据，上述信号抓取器抓取上述第二事务数据，将上述第二事务数据打包为上述第二封包，并将上述第二封包保存在上述缓存器。