[发明专利]一种基于国产CPU的高性能存储设备

说明书

本发明公开了一种基于国产CPU的高性能存储设备，由双路SW3232处理器、海量内存、IO接口桥片、BMC模块、国产智能网口和CPLD组成，SW3231B处理器通过PCIE4.0×4连接在NVMESSD上端，SW3231B处理器通过每个CPU的40Lane的PCIE资源拆分为PCIE4.0×4、PCIE4.0×8和PCIE4.0×16通道和国产高性能虚拟化智能网卡芯片相连接，SW3231B通过PCIE和IO接口桥片相连接，且IO接口桥片通过PCIE和BMC模块相互连接，CPLD和BMC模块之间利用UART、GPIO、LPC和SOL相连接，本发明采用基于国产高速网络的灵活的数据接口方式，支持最大400GLAN网络接口，具有比传统存储更高的突发读写能力和IOPS值，非常适合数据分析领域的高速缓存；基于申威SW3231CPUPCIE4.0总线技术，支持基于PCIE4.0的NVMESSD具备高速和大容量存储的兼顾。

技术领域

本发明涉及储存设备技术领域，特别涉及一种基于国产CPU的高性能存储设备。

背景技术

中央处理器作为计算机系统的运算和控制核心，是信息处理、程序运行的最终执行单元。CPU自产生以来，在逻辑结构、运行效率以及功能外延上取得了巨大发展，中央处理器主要包括两个部分，即控制器、运算器，其中还包括高速缓冲存储器及实现它们之间联系的数据、控制的总线。电子计算机三大核心部件就是CPU、内部存储器、输入/输出设备。中央处理器的功效主要为处理指令、执行操作、控制时间、处理数据，在CPU的应用中依旧存在了一定的问题：

在CUP产业中，受外界环境的影响，国外垄断地位的进口RAID控制器或进口PCIE桥接芯片等专业存储芯片，进而国产CPU的储存储性能相对较为薄弱。

发明内容

本发明的目的在于提供一种基于国产CPU的高性能存储设备，以解决上述背景技术中提出的国产CPU对数据存储方面要相对薄弱的问题。

为实现上述目的，本发明提供如下技术方案：一种基于国产CPU的高性能存储设备，由双路SW3232处理器、海量内存、IO接口桥片、BMC模块、国产智能网口和CPLD组成；

所述SW3231B处理器通过PCIE4.0×4连接在NVMESSD上端，所述SW3231B处理器通过每个CPU的40Lane的PCIE资源拆分为PCIE4.0×4、PCIE4.0×8和PCIE4.0×16通道和国产高性能虚拟化智能网卡芯片相连接，所述SW3231B通过PCIE和IO接口桥片相连接，且IO接口桥片通过PCIE和BMC模块相互连接，所述CPLD和BMC模块之间利用UART、GPIO、LPC和SOL相连接。

作为本发明的一种优选技术方案，所述IO接口桥片为ZX-200，所述ZX-200通过SATA和储存操作系统相连接。

作为本发明的一种优选技术方案，所述CPLD和BMC之间通过UART连接，所述UART传输数据依靠的是UART总线，且数据总线通过所述SW3231处理器将数据发送到UART；数据以并行形式从数据总线传输到发送UART。

作为本发明的一种优选技术方案，所述UART从数据总线获得并行数据之后，它将添加起始位，奇偶校验位和停止位，创建数据包；

数据包在Tx引脚上逐位串行输出，所述UART接收端则在其Rx引脚上逐位读取数据包。

所述接收UART将数据转换回并行形式，并删除起始位，奇偶校验位和停止位；

所述接收UART将数据包并行传输到接收端的数据总线。

作为本发明的一种优选技术方案，所述CPLD和BMC之间的GPIOμC的工作电流则为100μA，所述GPIO内置多路高分辨率的PWM输出。

作为本发明的一种优选技术方案，所述CPLD通过GPIO和指示灯以及按键相连接，所述CPLD通过PG/EN连接时序控制器。