[发明专利]存储器元件

说明书

本公开提供了一种存储器元件包括：基底、位于所述基底上的内连线结构、位于所述内连线结构上的导体层、位于所述导体层上停止层、位于所述停止层上的栅极叠层结构。所述栅极叠层结构包括相互交替的多个绝缘层以及多个栅极导体层。所述栅极叠层结构的最底层的绝缘层的厚度与所述停止层的厚度的比为1∶1～1∶2。所述存储器元件还包括延伸穿过所述栅极叠层结构与所述停止层并且与所述导体层连接的通道柱以及位于所述通道柱的外侧壁与所述多个栅极导体层之间的电荷储存结构。

技术领域

本公开实施例是有关于一种半导体元件及其制造方法，且特别是 有关于一种存储器元件及其制造方法。

背景技术

非易失性存储器元件(如，快闪存储器)由于具有使存入的数据 在断电后也不会消失的优点，因此成为个人计算机和其他电子设备所 广泛采用的一种存储器元件。

目前业界较常使用的快闪存储器阵列包括或非门(NOR)快闪存 储器与与非门(NAND)快闪存储器。由于NAND快闪存储器的结 构是使各存储单元串接在一起，其集成度与面积利用率较NOR快闪 存储器佳，已经广泛地应用在多种电子产品中。此外，为了进一步地提升存储器元件的集成度，发展出一种三维NAND快闪存储器。然 而，仍存在许多与三维NAND快闪存储器相关的挑战。举例来说， 做为逻辑门的阈值电压会因为通道柱的掺杂浓度不均匀，而有不易控 制的问题。

公开内容

本公开提供一种存储器元件，可以改善通道柱的掺杂浓度的均匀 性，以有效控制逻辑门的阈值电压。

本公开实施例提出一种存储器元件包括：基底、位于所述基底上 的内连线结构、位于所述内连线结构上的导体层、位于所述导体层上 停止层、位于所述停止层上的栅极叠层结构。所述栅极叠层结构包括 相互交替的多个绝缘层以及多个栅极导体层。所述栅极叠层结构的最 底层的绝缘层的厚度与所述停止层的厚度的比为1∶1～1∶2。所述存 储器元件还包括延伸穿过所述栅极叠层结构与所述停止层并且与所 述导体层连接的通道柱以及位于所述通道柱的外侧壁与所述多个栅 极导体层之间的电荷储存结构。

本公开实施例提出一种存储器元件包括：基底、位于所述基底上 的内连线结构、位于所述内连线结构上的导体层、位于所述导体层上 停止层、位于所述停止层上的栅极叠层结构。所述栅极叠层结构包括 相互交替的多个绝缘层以及多个栅极导体层。所述停止层的材料不同 于所述多个栅极导体层的材料以及所述多个绝缘层的材料。所述存储 器元件还包括延伸穿过所述栅极叠层结构与所述停止层并且与所述 导体层连接的通道柱以及位于所述通道柱的外侧壁与所述多个栅极 导体层之间的电荷储存结构。

基于上述，本公开实施例可以减小最底层的栅极导体层与停止层 下方的导体层之间的距离，使得栅极叠层结构下方的导体层中的掺质 可以扩散至做为逻辑门的最底层的栅极导体层所对应的通道柱中，使 逻辑门具有所期望的阈值电压。

附图说明

图1A至图1K是依照本公开一实施例所示的一种三维存储器元 件制造方法的剖面示意图。

图2是图1K的局部放大图。

图3A至图3K是依照本公开一实施例所示的一种三维存储器元 件制造方法的剖面示意图。

图4是图3K的局部放大图。

附图标记说明

10：半导体基底

20：元件层

30：导体内连线结构

92、92₁、102、102₁：绝缘层

93、94、120、94₁、94₂：导体层

93i：掺质

100：基底