[发明专利]一种PCIE总线与AXI总线的桥接系统

说明书

本发明公开了一种PCIE总线与AXI总线的桥接系统，包括第一桥接模块、第二桥接模块和第三桥接模块；第一桥接模块，用于进行User寄存器的读写配置。第二桥接模块，用于将由AXI总线发送过来的AXI格式的输入数据流转换为PCIE格式传输至PCIE总线，完成输入数据流从AXI格式向PCIE格式的转换。第三桥接模块，将用于将PCIE总线发送过来的PCIE格式的输出数据流转换为AXI格式传输至AXI总线，完成输出数据流从PCIE格式向AXI格式的转换。通过实施本发明能够降低User端的控制复杂度，并提高数据传输效率。

技术领域

本发明涉及数据交换网络技术领域，尤其涉及一种PCIE总线与AXI总线的桥接系统。

背景技术

PCIE(Peripheral Component Interconnect Express)是一种高速串行计算机扩展接口标准，是PCI规格的延伸。PCIE总线由英特尔(Intel)公司于2004年推出，最初是针对高速的声音与影像数据流处理所设计，后来用以提升量测装置到计算机内存的数据传输率。因PCIE总线的高性能和高带宽(目前最新的GEN5标准，一个通道单向速度可达到32Gbit/s,而且还有相当大的发展潜力，同时PCIE支持x1、x2、x4、x8、x16、x32多种通道模式伸缩性非常强，可以满足不同系统设备对数据传输带宽的不同需求)，所以几乎取代了以往所有的内部总线(包括AGP和PCI)。AXI(Advanced eXtensible Interface)是一种总线协议，该协议是ARM公司提出的AMBA3.0中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线。AMBA4.0将其修改升级为AXI4.0。AMBA4.0包括AXI4.0、AXI4.0-lite、ACE4.0、AXI4.0-stream。AXI4.0-lite是AXI的简化版本，ACE4.0是AXI缓存一致性扩展接口，AXI4.0-stream是ARM公司和Xilinx公司一起提出，主要用在FPGA进行以数据为主导的大量数据的传输应用。

在CPU与FPGA交互过程中，存在两种数据类型：一种是对User寄存器进行读写配置的数据量较小的配置状态信息，另一种是大批量的数据流。上文提到CPU的对外接口主要为PCIE，而FPGA作为嵌入式设备一般采用AXI总线，所以FPGA与CPU之间的交互都会做一个桥接。在现有技术中常见的PCIE2AXI桥接方案为单通道AXI4-Stream。该方案在进行数据传输时，PCIE的所有信息全部包在AXI4-Stream的数据总线上，发送到User端，User根据TLP包的类型判断是配置读写信息还是数据流，这样会降低DMA的效率，同时也会增加User端解包组包的难度。此外，由于采用单通道传输，User端需要先缓存接收的数据包以及需要发送的数据包，然后经过调度之后逐个传输，这对于User端来说控制较复杂，且传输效率低。

发明内容

本发明实施例提供一种PCIE总线与AXI总线的桥接系统，能降低User端的控制复杂度，并提高数据传输效率。

本发明一实施例提供了一种PCIE总线与AXI总线的桥接系统，包括：第一桥接模块、第二桥接模块以及第三桥接模块；所述AXI总线包括第一AXI总线、第二AXI总线以及第三AXI总线；所述第一AXI总线与所述第一桥接模块连接，所述第二AXI总线与所述第二桥接模块连接，所述第三AXI总线与所述第三桥接模块连接；

所述第一桥接模块，用于根据AXI协议对User寄存器的配置读写请求进行协议转换，并将协议转换后的配置读写请求通过所述第一AXI总线传输至User寄存器；以及，根据PCIE协议将User寄存器在接收配置读请求后所反馈的第一数据进行协议转换并传输至所述PCIE总线；其中，所述配置读写请求包括配置读请求以及配置写请求；

所述第二桥接模块，用于根据PCIE协议对由第二AXI总线输入的输入数据流进行协议转换，并将协议转换后的输入数据流传输至PCIE总线；

所述第三桥接模块，用于根据AXI协议对来自PCIE总线的输出数据流进行协议转换，并将协议转换后的输出数据流通过所述第三AXI总线输出。