[发明专利]一种基于大规模集成电路高层次综合的动态无极消旋系统及方法

权利要求书

1.一种基于大规模集成电路高层次综合的动态无极消旋系统，其特征在于：所述系统包括视频采集模块、视频解码模块、核心处理模块和视频编码模块；所述核心处理模块采用FPGA+ARM架构的异构片上系统；所述FPGA包括动态无极消旋模块、视频转AXI总线视频流模块、AXI视频流DDR读写模块以及用于降低算法延迟、提高总线带宽利用率而创新设计的像素合并模块即四合一模块；ARM包括视频存储模块DDR和RS422串口通信模块，FPGA与ARM之间的数据通信采用AXI控制总线进行；

视频采集模块，使用相机进行原始视频图像的采集，该视频图像即为待消旋处理的数据；完成采集后原始视频图像进入视频解码模块中；

视频解码模块，将相机采集的串行视频转换成并行视频数据，并得到一系列显性的视频同步信号，解码得到的并行视频数据和同步信号送入至FPGA；

FPGA中，首先经过视频转AXI总线视频流模块将视频数据转化为延迟更低更利于实现数据同步与流水线加速优化的AXI总线视频流数据，接着AXI总线视频流格式的数据流入四合一模块中，四合一模块实现数据流每流入两行就将其缓存在片内高速缓存中，并将每个像素周围的四个8位像素点合并成一个32位数据，后续需要读取某一像素紧邻的四个像素时，仅需读取一次合并后的32位像素，并将其分割成四个独立的8位数据，即实现一次读取四个像素点的功能，这一处理利用AXI总线带宽将延时降至原来的四分之一；再将所述合并后的32位视频流数据通过AXI视频流DDR读写模块缓存进ARM的DDR中；

动态无极消旋模块，根据上位机通过RS422串口通信模块发送的消旋指令及消旋角度对缓存在DDR中的视频数据流中的视频数据作动态无极消旋，消旋处理时配合四合一模块，将从DDR中读取的32位数据分割为四个8位数据进行双线性插值，处理后的视频图像仍保存在DDR中；再次利用AXI视频流DDR读写模块从DDR中将缓存的消旋后的视频图像读出到AXI视频流中，并利用AXI总线视频流转视频模块将AXI视频流转化为带有显性同步信号的并行视频数据，并将并行视频数据送入视频编码模块进行编码输出至显示器或采集卡进行实时显示。

2.根据权利要求1所述的基于大规模集成电路高层次综合的动态无极消旋系统，其特征在于：所述四合一模块以及动态无极消旋模块均使用高层次综合工具Vivado HLS进行开发，并使用预编译指令pipeline即流水线优化指令对四合一模块以及动态无极消旋模块进行流水线优化，在保证满足数据一次输入、一次使用和一次输出，即一个数据只能输入一次，且只能使用一次，最终必须输出且只能输出一次的条件下，将需要8个时钟周期处理的数据仅用4个时钟周期就完成处理。

3.根据权利要求1所述的基于大规模集成电路高层次综合的动态无极消旋系统，其特征在于：所述系统还从数据类型优化即自定义位宽数据类型和数据吞吐量优化两个方面提高消旋算法性能；多条AXI高带宽总线进行实时并行优化，以并行计算的方式同时读写并处理多个像素点。