[发明专利]一种具有失调校准的低成本模拟测试电路

说明书

本发明为一种具有失调校准的低成本模拟测试电路，实现了模拟信号的高度自动化测量，可广泛应用于模拟电路中的直流电压电流的测量与筛选。在IC行业激烈竞争的今天，测试资源非常紧缺，降低测试时间，尽可能减少测试资源的占用，对降低芯片成本具有重要意义。在相同测试成本下，也可通过投入更多测试项，利用丰富的测试手段解决电路设计中难以解决的问题成为可能。本设计实现了片内高度自动化测试，在使用很少的测试资源基础上，可以快速且高精度的完成多项测试。设计仅使用一个测试PAD实现多信号的测试，既减少了PAD面积和封装成本，也防止芯片内部信号直接输出到PAD，提高芯片的安全性。另外，设计具有失调校准功能，以提高测试精度。

技术领域

本发明涉及模拟电路设计领域，在量产测试中，基于其高度的模拟信号自动化测量方法，以及极少的测试资源投入，实现高速低成本的芯片测试。

背景技术

随着集成电路的复杂度越来越高，模拟集成电路中越来越多的电压信号和电流信号需要进行测量。同时集成电路的精度越来越高，模拟信号的测试要求和测试复杂度都相应提高。电子产品日新月异的发展，由于业内激烈的竞争环境，产品品质提高的同时，芯片的价格成为消费者重点关注的对象之一。测试成本是芯片生产成本的重要组成，而测试成本与测试时间呈正相关关系。在IC行业激烈竞争的今天，测试资源非常紧缺，降低测试时间，尽可能减少测试资源的占用，对降低芯片成本具有重要意义。

随着工艺尺寸不断的演进，建立准确的器件模型也越来越困难。然而模拟电路设计是高度依赖于器件模型的精确性，当器件模型不够准确时，将会导致模拟电路实际加工测试值，与理论设计仿真值产生出入。因此降低信号的测试成本，可以投入更多测试项，利用丰富的测试手段解决电路设计中难以解决的问题成为可能。因此，电路设计人员很有必要投入部分精力去研究低成本电路测试方案。

发明内容

(1)发明目的

通常测试模拟直流电压或电流信号采用的做法是测试机直接利用资源有限的sense线测量，该种方法进行多颗芯片同测时，每一颗芯片都需占用一条sense线，用到的sense线数目较多，占用较多的测试资源，意味着测试成本较高。本发明目的在于，一是降低测试成本，减少sense线的使用，避免了每颗测试芯片都需要一个sense线，在进行多颗芯片同测时，只需要提供一条force线。二是实现测试pad复用，仅用一个测试pad，实现多路信号的测试，不仅降低芯片成本，同时避免模拟电路内部信号直接连接pad，提高芯片的安全性。三是为了提高测试精度，本设计提出了一种offset校准功能的实现方法。

(2)技术方案

如图1所示，一种具有失调校准的低成本模拟测试电路，其特征在于，仅用一个测试PAD完成多路片内直流电压和电流的TRIM、测量及筛选。其组成结构主要包括：基准百分比产生电路、电压比较器、电流比较器、待测电压信号选择器和逻辑电路、开关S2、开关S3。

基准百分比产生电路，包括开关S1、OFFSET校正电阻串1、OFFSET校正电阻串2、百分比分压调节电阻串、以及OFFSET校正基准产生电阻串。其输入端连接名为TST_PAD的芯片PAD，用于芯片测试过程中施加片外基准电压。M+1位的输入控制信号COMP_OFFSET_TRIMM:0调节OFFSET校正电阻串1和OFFSET校正电阻串2，用于校准比较器offset。N+1位的输入控制信号COMP_PERCENT_SELN:0调节百分比分压调节电阻串，用于输出不同缩放比例的基准电压VREF_PERCENT。其输出按百分比缩放的基准电压VREF_PERCENT连接电压比较器的负向输入端VIN。其输出OFFSET校正基准电压VREF_OFFSET通过开关S3连接到电压比较器的负向输入端VIP。

电压比较器，其正向输入端VIP通过开关S3连接基准百分比产生电路的输出VREF_OFFSET，同时其正向输入端VIP连接待测信号选择器的输出信号SIGNAL_SEL，其负向输入端连接基准百分比产生电路的输出VREF_PERCENT，其输出端VCOMP_OUT连接逻辑电路的一个输入端。