[发明专利]稳压器电路

说明书

本发明提供了一种稳压器电路，包括稳压器主体电路和分流电路，所述稳压器主体电路用于输出稳定电压，所述分流电路用于将所述稳压器主体电路流向地的电流拆分，以在空载时降低流向地的电流的大小，进而能够减少所述稳压器电路空载时的功耗。

技术领域

本发明涉及稳压器技术领域，尤其涉及一种稳压器电路。

背景技术

系统级芯片(System on Chip，SOC)中模拟电路与数字电路紧密排布，寄生电流信号将通过电源传导、端口节点引入和衬底注入等方式影响各个电路模块的功能及性能。一般在大规模寄生电路中，稳压器(regulator)要独立于电路的电源管理系统单独设计，为各个电路子模块提供一定范围的电流的同时也将电源扰动过滤，使负载电路免受其干扰。在一些电路中，例如锁相环(PhaseLockedLoop，PLL)，电源的噪声直接影响整个环路的性能，所以，在设计稳压器时，要特别关注其对电源噪声的抑制作用，即电源抑制比(PSRR)。现有技术中，折叠型PMOS稳压器(Folded PMOS Regulator)具有较好的PSRR性能，但是稳定性很难控制，并且空载时存在固有静态电流，电源效率较低

图1为现有技术中稳压器的电路示意图。图1中，MOS管P1的电压为Vdrop，输出的稳定电压为vreg，则PSRR≈vreg/VDD＝(VDD-Vdrop)/VDD＝1-Vdrop/VDD，为了尽可能地有一个较大的PSSR来保证电源的纯净度，在电路能够正常工作的前提下，Vdrop要尽量大一些，而输入的参考电压vref只能在带隙电压(bandgap)中直接引入干净的电压，以保vreg不受运放的影响。对于运放，其补偿要很低且增益需要满足正常的直流电源工作。

参照图1所示的稳压器采用了电流为Ibias的电流源，无论稳压器空载还是负载，稳压器流向地的电流总等于Ibias，并且在稳压器空载时，稳压器的总电流Iall等于Ibias，虽然保证了负载时的PSRR，但在空载时一直耗电，功耗较高。

因此，有必要提供一种新型的稳压器电路以解决现有技术中存在的上述问题。

发明内容

本发明的目的在于提供一种稳压器电路，以降低空载时的功耗。

为实现上述目的，本发明的所述稳压器电路，包括：

稳压器主体电路，用于输出稳定电压；以及

分流电路，用于将所述稳压器主体电路流向地的电流拆分，以在空载时降低流向地的电流的大小。

所述稳压器电路的有益效果在于：分流电路用于将所述稳压器主体电路流向地的电流拆分，以在空载时降低流向地的电流的大小，进而能够减少所述稳压器电路空载时的功耗。

可选地，所述稳压器主体电路包括运算放大器、第一PMOS管、第二PMOS管、第三PMOS管和第一NMOS管，所述运算放大器的正相输入端接参考电压，所述运算放大器的反相输入端与所述第一PMOS管的漏极和所述第三PMOS管的源极连接，所述第一PMOS管的源极和所述第二PMOS管的源极接工作电压，所述第一PMOS管的栅极与所述第二PMOS管的栅极、所述第二PMOS管的漏极和所述第一NMOS管的漏极连接，所述第三PMOS管的漏极和所述第一NMOS管的源极连接，所述第一NMOS管的栅极接第一驱动电压。其有益效果在于：便于实现稳定电压的输出。