[发明专利]集成电路的关键失效路径分析方法、装置、计算机设备

权利要求书

1.一种集成电路的分析方法，其特征在于，所述方法包括：

获取待测数字集成电路对应的门级网表，所述门级网表用于描述所述数字集成电路包括的多条路径及每条路径上的门电路包括的至少一逻辑门，所述逻辑门包括多个器件；

根据所述门级网表获取每条路径的路径信息；

根据所述路径信息和预设器件退化模型计算每条所述路径的延时增量；其中，所述器件退化模型用于表征负偏压温度不稳定性或热载流子注入效应引起的器件阈值电压退化量；

根据所述延时增量和失效边界条件计算每条所述路径的失效时间，并将最小失效时间对应的路径作为所述数字集成电路的关键失效路径。

2.根据权利要求1所述的方法，其特征在于，所述路径信息至少包括路径的时序裕量、节点个数以及节点概率；其中，所述根据所述路径信息和预设器件退化模型计算每条所述路径的延时增量包括：

获取待测器件的工作状态信息；所述器件的工作状态信息至少包括所述待测器件的工作电压、阈值电压；

根据所述节点概率计算每条所述路径上每个所述逻辑门的应力时间；

根据所述应力时间和所述器件退化模型计算所述器件阈值电压退化量；

根据所述器件阈值电压退化量和所述器件工作状态信息计算每个所述逻辑门的延时增量；

将每条所述路径上每个所述逻辑门的延时增量相加得到每条所述路径的延时增量。

3.根据权利要求2所述的方法，其特征在于，所述节点概率包括基于负偏压温度不稳定性效应，所述逻辑门输入为0的概率，以及基于热载流子注入效应，所述逻辑门输入翻转的概率。

4.根据权利要求3所述的方法，其特征在于，所述根据所述节点概率计算每条所述路径上每个所述逻辑门的应力时间包括：

基于负偏压温度不稳定性效应，所述应力时间为所述逻辑门输入为0的概率与所述待测器件总的工作时间的乘积；

基于热载流子注入效应，所述应力时间为所述逻辑门输入翻转的概率与所述待测器件总的工作时间的乘积。

5.根据权利要求2所述的方法，其特征在于，所述失效边界条件为由负偏压温度不稳定性或热载流子注入效应引起的所述路径的延时增量与所述路径的时序裕量相等。

6.根据权利要求2所述的方法，其特征在于，所述根据所述延时增量和失效边界条件计算每条所述路径的失效时间，包括：

根据所述延时增量、所述时序裕量、所述失效边界条件，计算得到所述待测器件失效时总的工作时间，并将所述待测器件失效时总的工作时间确认为器件的失效时间。

7.根据权利要求1所述的方法，其特征在于，所述将最小失效时间对应的路径作为所述数字集成电路的关键失效路径，包括：

将负偏压温度不稳定性效应影响下每条所述路径的失效时间进行比较得到第一最小失效时间；

将热载流子注入效应影响下每条所述路径的失效时间进行比较得到第二最小失效时间；

将所述第一最小失效时间和所述第二最小失效时间进行比较得到第三最小失效时间，并将所述第三最小失效时间对应的路径作为所述待测器件的关键失效路径。

8.一种集成电路的分析装置，其特征在于，所述装置包括：

第一获取模块，用于获取待测数字集成电路对应的门级网表，所述门级网表用于描述所述数字集成电路包括的多条路径及每条路径上的门电路包括的至少一逻辑门，所述逻辑门包括多个器件；

第二获取模块，用于根据所述门级网表获取每条路径的路径信息，所述路径信息至少包括路径的时序裕量、节点个数以及节点概率；

第一计算模块，用于根据所述路径信息和预设器件退化模型计算每条所述路径的延时增量；其中，所述器件退化模型用于表征负偏压温度不稳定性或热载流子注入效应引起的器件阈值电压退化量；

第二计算模块，用于根据所述延时增量和失效边界条件计算每条所述路径的失效时间，并将最小失效时间对应的路径作为所述待测器件的关键失效路径。