[发明专利]一种数字通信数传系统的位同步方法

说明书

本发明公开了一种数字通信数传系统的位同步方法，主要解决现有方法中同步建立时间长、占用资源多的问题。其方案是：选一个伪随机序列对送入发送端的数据信息进行白噪化；取接收端基带信号的符号位，再检测该符号位的沿跳变；设计2个模10计数器，作为一主一辅；在初始状态时两个计数器均保持复位状态；在沿跳变时主/辅计数器乒乓切换身份工作，主计数器循环计数产生位同步时钟信号，辅计数器复位并保持复位状态；抽样判决器始终用主计数器产生的位同步时钟信号对接收端的基带信号符号位进行抽样判决，恢复数据信息。本发明在一个码元时间内可实现位同步，获取位同步时钟信号实时性强，减少了硬件资源占用，可用于通信数传、电子导航。

技术领域

本发明属于信号处理技术领域，特别涉及一种位同步方法，可用于数字通信数传、电子导航。

背景技术

在数字通信数传系统中，发送端按码元速率依次发送数据，接收端的位同步功能模块产生一个重复频率与码元速率相同、相位与最佳抽样时刻一致的位同步时钟信号，最佳抽样时刻处于每个码元的中心点，是眼图的最大值，此刻进行抽样判决可避免数据误码，实现对数据的正确采样及恢复，位同步即是捕获并跟踪码元的最佳抽样时刻。

数据码元序列是不归零的随机二进制信号，它自身不含同步信息。现有实现位同步的方法有插入导频法和直接提取法。

插入导频法，是发送端在基带信号频谱的零点处插入所需的位定时导频信号。这种方法建立同步的时间快，但占用了通信系统的频率资源和功率资源，且易被监听截获。

直接提取法，是在发送端不专门插入导频信号，而直接从接收的基带信号中提取位同步信号，它包括滤波法、最大平均功率法、数字内插值法、数字锁相环法；其中的数字锁相环法性价比最优故而最为常用，例如Gardner算法，这种方法虽然节省了通信系统占用的频率资源和功率资源，但又存在以下两方面的问题：

一.建立同步的时间较长

在接收基带信号时，为在准确判决时刻对接收码元进行判决，必须得知接收码元的准确起止时刻。发送端的时钟对接收端的信号采样,因接收端与发送端存在相位差，Gardner算法的锁相环路采用“超前-滞后”算法，对这个相位差进行多个周期地不断调整，使位同步时钟信号与最佳抽样时刻不断接近，才能建立同步，导致建立同步时间长。

实际应用中的多普勒频移会导致码元位宽τ产生变化：当多普勒频移为正时，则接收信号的频率高于本地载波频率，码元位宽的实际值τ'变窄；当多普勒频移为负时，则接收信号的频率低于本地载波频率，码元位宽的实际值τ'变宽。当数据中连续的码元数目k越多时，比如数据出现连续码元“0”或连续码元“1”，则收发两端的频率偏差持续累积，连续码元长度实际值kτ'与理论值kτ的偏差越大，使得接收端位同步时钟信号的相位也随之偏离了最佳抽样时刻：当kτ'-kτ＜0时，位同步时钟信号的相位持续超前于最佳抽样时刻；当kτ'-kτ＞0时，位同步时钟信号的相位持续滞后于最佳抽样时刻，在接收端位同步时钟信号与最佳抽样时刻之间形成相位误差。若连续码元的数目较多，这种相位误差在不断累积后容易造成锁相环路失锁失步，这是该环路固有的不稳定因素，且在失步后需重新建立同步，因而耗时长。

二.计算量大，硬件资源多且容易误码

数字锁相环是一种反馈环路，主要包括滤波器、定时误差检测器、数控振荡器NCO模块，必然会使用乘法加法的数学运算以及多级寄存器，运算量较大、处理时延较长、耗硬件资源多。且在接收端位同步时钟信号与最佳抽样时刻之间的相位误差不断累积到超出半个码元位宽时，对基带信号进行抽样判决时将会分别出现多采样或者漏采样的问题，导致解调数据误码。

以上两方面的不足将导致在数据传输速率较高、带宽较大时，不能快速有效地提取位同步信号以解调数据码元。

发明内容

本发明的目的在于针对上述已有技术的不足，提出一种数字通信数传系统位同步的方法，以降低误码率，减少同步建立时间，快速有效地提取位同步信号以解调数据码元。