[发明专利]一种批处理FIR算法的硬件实现方法和硬件系统

权利要求书

1.一种批处理FIR算法的硬件系统，其特征在于，包括控制模块、源数据地址生成模块、系数地址生成模块、结果地址生成模块、计算模块、存储单元和数据搬运模块；控制模块分别与源数据地址生成模块、系数地址生成模块、结果地址生成模块、计算模块和数据搬运模块相连，源数据地址生成模块和系数地址生成模块均与计算模块连接，计算模块还连接结果地址生成模块，源数据地址生成模块、系数地址生成模块和结果地址生成模块与存储单元均连接，数据搬运模块与存储单元相连；所述计算模块包括m路乘累加器，m为大于零的整数。

2.根据权利要求1所述的一种批处理FIR算法的硬件实现方式，其特征在于，所述存储单元包括源数据区、系数区和结果区，存储单元包括4*m+1个存储器；源数据区包括2*m个存储器，系数区包括1个存储器，结果区包括2*m个存储器。

3.根据权利要求2所述的一种批处理FIR算法的硬件系统，其特征在于，所述源数据地址生成模块包括m个向量通道，所述系数地址生成模块包括1个系数通道，所述结果地址生成模块包括m个结果数据通道；所述向量通道和系数通道均连接计算模块的输入端，计算模块的输出端连接结果数据通道。

4.根据权利要求1所述的一种批处理FIR算法的硬件系统，其特征在于，所述乘累加器包括乘法器和加法器，乘法器的输出端连接第一加法器的输入端，第一加法器的输出端连接第二加法器的输入端，第二加法器的输出端连接第三加法器的输入端，第一、第二、第三加法器的输出端均与自身的输入端连接；乘法器、加法器的输入与输出之间都具有一拍的延时。

5.根据权利要求1所述的一种批处理FIR算法的硬件系统，其特征在于，所述控制模块配置解析为m个通道各自的批处理条数。

6.一种批处理FIR算法的硬件实现方法，其特征在于，包括以下步骤：

设定FIR算法的参数，所述参数包括单批的序列长度、滤波系数长度和批处理的批数，根据设定参数组织FIR加速器硬件；

根据需要处理的数据序列和处理批数存储源数据；

源数据存储完成后执行计算，至所有的结果数据运算完成，将结果数据存入结果区SRAM。

7.根据权利要求6所述的一种批处理FIR算法的硬件实现方法，其特征在于，源数据在存储时不进行补零操作，补零操作在运算过程中进行。

8.根据权利要求7所述的一种批处理FIR算法的硬件实现方法，其特征在于，存储源数据时，源数据的向量[m*n+0]存储在存储单元的第一存储器中，源数据的向量[m*n+1]存储在存储单元的第二存储器中，依次类推，共有m个存储通道，轮流存储各批源数据，n为大于零的整数。

9.根据权利要求6所述的一种批处理FIR算法的硬件实现方法，其特征在于，计算模块在计算多批序列的滤波结果时，批处理的所有序列共享相同的滤波系数和长度。

10.根据权利要求8所述的一种批处理FIR算法的硬件实现方法，其特征在于，存储单元使用左右乒乓的方式存储源数据和计算结果，存储单元使用深度乒乓的方式存储系数。