[发明专利]动态调整偏压电流的通道运算放大器电路

说明书

本发明公开了一种动态调整偏压电流的通道运算放大器电路，包括：输入级电路、第一晶体管、第二晶体管及辅助偏压电路。输入级电路分别耦接第一晶体管及第二晶体管的闸极。第一晶体管与第二晶体管串接于工作电压与接地端之间。输入级电路分别接收输入电压以及第一晶体管与第二晶体管之间的输出电压并分别输出第一闸极控制电压及第二闸极控制电压至第一晶体管及第二晶体管的闸极。辅助偏压电路耦接输入级电路，用以侦测输入电压及输出电压并选择性地输出辅助偏压至输入级电路。

技术领域

本发明属于放大器技术领域，具体涉及一种动态调整偏压电流的通道运算放大器电路。

背景技术

请参照图1，图1是传统通道运算放大器（CHOP）电路的示意图。如图1所示，传统通道运算放大器电路包括输入级（Input stage）电路INS及输出级电路OS。输入级电路INS包括差动运算放大器OP。输出级电路OS包括第一晶体管M1及第二晶体管M2。差动运算放大器OP的正输入端接收输入电压VIN且其负输入端接收输出电压VOUT。差动运算放大器OP的第一输出端提供第一闸极控制电压VP至第一晶体管M1的闸极且其第二输出端提供第二闸极控制电压VN至第二晶体管M2的闸极。第一晶体管M1与第二晶体管M2串接于工作电压AVDD与接地端GND之间。第一晶体管M1与第二晶体管M2之间的接点具有输出电压VOUT。

亦请参照图2，图2是传统通道运算放大器电路的输入级电路之一实施例的示意图。如图2所示，传统通道运算放大器电路的输入级电路包括第一N型晶体管MN1-第三N型晶体管MN3及第一P型晶体管MP1-第三P型晶体管MP3。第一N型晶体管MN1的闸极耦接输入电压VIN。第二N型晶体管MN2的闸极耦接输出电压VOUT。第三N型晶体管MN3的闸极耦接第一偏压VBN。第三N型晶体管MN3耦接第一电压V1与接地端GND之间。第一N型晶体管MN1的一端与第二N型晶体管MN2的一端亦耦接至第一电压V1。第一P型晶体管MP1的闸极耦接输入电压VIN。第二P型晶体管MP2的闸极耦接输出电压VOUT。第三P型晶体管MP3的闸极耦接第二偏压VBP。第三P型晶体管MP3耦接工作电压AVDD与第二电压V2之间。第一P型晶体管MP1的一端与第二P型晶体管MP2的一端亦耦接至第二电压V2。

传统上，为了获得良好的稳定性，通常会将传统通道运算放大器电路的输入级电路设计为低偏压电流（Low bias current），即降低第一偏压VBN及第二偏压VBP。然而，这也导致充/放电所需的安定时间（Settling time）变长，因此，该问题亟待改善。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一。

为此，本发明提出一种动态调整偏压电流的通道运算放大器电路，该动态调整偏压电流的通道运算放大器电路具有对载带进行微整形，解决载带自然翘曲的优点。

根据本发明实施例的动态调整偏压电流的通道运算放大器电路，包括：输出级电路，包括第一晶体管及第二晶体管，该第一晶体管与该第二晶体管串接于工作电压与接地端之间；输入级电路，分别耦接该第一晶体管的闸极及该第二晶体管的闸极，用以分别接收输入电压以及该第一晶体管与该第二晶体之间的输出电压，并分别输出第一闸极控制电压及第二闸极控制电压至该第一晶体管及该第二晶体管的闸极；以及辅助偏压电路，分别耦接该输入级电路及该输出级电路，用以侦测该输入电压及该输出电压并选择性地输出辅助偏压至该输入级电路。

根据本发明一个实施例，当该输出电压与目标输出电压的差值超过1V时，该辅助偏压电路输出该辅助偏压至该输入级电路，从而增大偏压电流，以缩短充电/放电所需的安定时间。

根据本发明一个实施例，该辅助偏压电路包括：比较器，用以接收该输入电压及该输出电压并产生该输入电压与该输出电压之比较结果；控制单元，耦接该比较器，用以根据该比较结果产生控制信号；以及偏压单元，耦接该控制单元及该输入级电路，用以根据该控制信号选择性地输出该辅助偏压至该输入级电路。

根据本发明一个实施例，该第一晶体管为P型晶体管且该第二晶体管为N型晶体管。