[发明专利]一种门级仿真网表文件正确性的验证方法及装置

说明书

本发明公开了一种门级仿真网表文件正确性的验证方法及装置，通过创建cell类和netlist类；并获取verilog网表文件做装箱、布局、布线处理生成仿真网表文件；然后创建一个Netlist对象实例A，解析verilog网表，装箱和布局生成的结果文件，创建cell单元对象实例，并将信息存放到cell单元的实例属性中；然后创建一个Netlist的实例B，解析仿真网表文件，创建cell单元对象实例，并将信息存放到cell单元的实例属性中；比对实例A和实例B的各单元列表属性的信息，当比对信息一致时，说明从verilog网表到后仿真网表的转换过程中，后仿真网表文件是正确的。本发明通过验证后仿真网表文件的正确性，提前发现问题，缩短测试时间，提高测试效率，降低测试成本。

技术领域

本发明属于可编程逻辑器件领域的软件测试领域，尤其涉及一种门级仿真网表文件正确性的验证方法及装置。

背景技术

现场可编程门阵列FPGA仿真可以分为前仿真和后仿真。前仿真是寄存器传输级（RTL）仿真，此级仿真可以用来检查代码中的语法错误以及验证电路的功能是否符合设计要求。后仿真是综合后的仿真，也就是功能仿真，功能仿真一般验证综合后是否可以得到设计者所需要的正确功能。在功能仿真的基础上，再加上器件延时，连线延时等时序参数，并在此基础上进行仿真，就非常接近真实器件运行情况了。后仿真需要FPGA EDA软件生成综合后网表文件，作为仿真输入，若生成的综合后网表文件本身就不正确，那就失去了仿真的意义了，所以后仿真的前提就是生成的综合后网表文件是正确的。因此需要提供一种方法来验证后网表文件的正确性。

发明内容

本发明要解决的技术问题是怎样验证后仿真网表文件的正确性，提高功能仿真的效率，提供了一种门级仿真网表文件正确性的验证方法及装置。

为解决该问题，本发明所采用的技术方案是：

一种门级仿真网表文件正确性的验证方法，包括以下步骤：

步骤1：创建cell类和netlist类；

步骤2：获取verilog网表文件；

步骤3：基于所述verilog网表文件做装箱、布局、布线处理生成仿真网表文件；

步骤4：创建一个Netlist对象实例A，解析verilog网表，装箱和布局生成的结果文件，根据解析到的信息，创建cell单元对象实例，并将信息存放到cell单元的实例属性中，再根据cell单元实例的类型将cell单元实例添加到实例A中与该类型相对应的的属性列表中；

步骤5：创建一个Netlist的实例B，解析仿真网表文件，根据解析到的信息，创建cell单元对象实例，并将信息存放到cell单元的实例属性中，再根据cell单元实例的类型将cell单元实例添加到实例B中与该类型相对应的属性列表中;

步骤6：比对实例A和实例B中各单元属性列表的信息，当比对信息一致时，说明从verilog网表到后仿真网表的转换过程中，后仿真网表文件是正确的。

进一步地，所述属性列表包括：输入输出管脚信息列表、逻辑资源信息列表、存储资源信息列表以及数字信号处理资源信息列表。

进一步地，在步骤6中比对实例A和实例B中各单元的属性列表信息时，首先在A,B两个实例相同资源列表中cell单元的实例名name相同时，比对cell实例的place属性是否相同，端口信号信息是否相同。

进一步地，在比对端口信号信息是否相同时，需要比对从各自实例的信号信息中提取到的原端口信号判断各输入端口的连接信号是否一致，配置参数是否一致。