[发明专利]安全通信中的硬件加速的有效载荷过滤

说明书

本文公开了安全通信中的硬件加速的有效载荷过滤。在一个实施例中，一种方法包括从用户内核接收请求读取在缓冲器中存储的消息的数据请求。响应于接收到该数据请求，向处理器发送表示用于验证消息中的内容的请求的数据。该方法还包括从处理器接收表示验证结果的数据，该验证结果包含消息中的内容是否有效的指示以及消息的报头大小。当该指示指示消息的内容有效时，根据验证结果中的报头大小从消息中移除消息的报头，以提取有效载荷并将提取的有效载荷提供给用户内核。

相关申请引用

本申请是国际申请号为PCT/US2018/022283、国际申请日为2018 年3月14日、进入中国国家阶段日期为2019年9月19日、中国国 家申请号为201880019583.9、发名明称为“安全通信中的硬件加速的 有效载荷过滤”的发明专利申请的分案申请。

技术领域

本公开的实施例涉及一种安全通信中的硬件加速的有效载荷过 滤。

背景技术

在计算中，硬件加速通常涉及使用硬件电路来比在通用处理器上 执行软件更快速和有效地执行功能。硬件加速的示例包括图形处理单 元中的比特块转移和针对服务器中的垃圾邮件控制的正则表达的加 速。当与计算机中的中央处理单元(“CPU”)分离时，执行这种加 速的硬件设备被称为硬件加速器。示例硬件加速器包括加密加速器、 视频处理器、3D图形加速器、人工智能加速器、正则表达式加速器 等。

硬件加速器可以实现为：专用集成电路(“ASIC”)，其在制造 期间被定制用于期望的用途；或现场可编程门阵列(“FPGA”)， 其可在制造之后由用户配置。可以使用类似于用于ASIC的硬件描述 语言来指定FPGA配置。FPGA通常包括逻辑块阵列和可重新配置 互连的架构，该可重新配置互连的架构允许逻辑块像逻辑门一样“连 接在一起”。因此，用户可以在FPGA中配置逻辑块以执行复杂的组 合功能，或者仅仅是简单的逻辑操作，以比在软件中快得多的速度合 成在硬件中可执行的等效功能。

发明内容

提供本发明内容是为了以简化的形式介绍概念的选择，这些概念 将在下面的具体实施方式中进一步描述。本发明内容不旨在标识所要 求保护的主题的关键特征或必要特征，也不旨在用于限制所要求保护 的主题的范围。

某些硬件加速实现涉及使用安全套接字层(“SSL”)或传输层安 全(“TLS”)协议来保护通过硬件加速器的数据流。例如在受保护的 超文本传输协议(“HTTPS”)通信会话期间，可以利用硬件加速器 来处理发送器(例如服务器)和接收器(例如客户端设备)之间的加 密数据流，反之亦然。可以通过首先在发送器和接收器之间协商加密 和其他参数/算法来建立安全通信会话。在双方同意的情况下，在会话 内实例化连接，然后发送器和接收器可以使用相互商定的安全参数/ 算法对数据进行加密和解密，并在发送器和接收器之间交换受保护的 数据。

用于建立安全通信信道(例如利用相关连接的会话)的协商操作 可能是复杂的。示例协商操作以握手阶段开始，该握手阶段可以包括 证书交换和压缩方法、密码套件协商、认证、密钥交换等。这种复杂 性可能使FPGA(或其他合适类型的可编程硬件电路)不适合支持硬 件中的完整安全协议。用于实现会话协商的FPGA中的合成电路可能 太大而不实用。因此，通常依赖于FPGA外部的加速器处理器来在安 全通信信道的建立期间处理协商操作。另一方面，FPGA可能仅处理 已建立的安全通信连接的数据传输的孤立方面，诸如TCP/IP和对称 加密操作。