[发明专利]片上系统芯片、测试方法及测试系统

说明书

本申请提供一种片上系统芯片、测试方法及测试系统，涉及集成电路技术领域。该片上系统芯片包括：导出模块、多个电路模块以及多个数据选择器；每个电路模块中包含有至少一个扫描链，每个扫描链由多个扫描寄存器串联形成，每个扫描链各扫描寄存器的时钟引脚连接一个数据选择器的输出引脚，各扫描寄存器的扫描使能端并联在一起，根据扫描使能信号进入测试模式；现场模式输出引脚连接数据选择器的控制引脚，数据选择器的一个输入引脚连接内部时钟，另一个输入引脚连接现场时钟输出引脚，最后一个扫描寄存器的输出引脚连接现场输入引脚，现场输出引脚用于输出采集到的目标电路模块中每个扫描链上各扫描寄存器内的状态数据。

技术领域

本发明涉及集成电路技术领域，具体而言，涉及一种片上系统芯片、测试方法及测试系统。

背景技术

随着集成电路行业的发展，每个芯片上集成的功能也越来越复杂，运行在芯片上的软件系统也越来越复杂，软件系统复杂度的上升，使得软件出现bug或死机的现象越来越多。

对于芯片上运行操作系统或程序的硬件，一般采用仿真器通过JTAG(Joint TestAction Group，联合测试工作组)接口连接到芯片内部的用于调试的硬件逻辑，硬件逻辑再去获取或改变芯片中的部分硬件状态，最后将芯片中的某些寄存器中的状态通过JTAG接口由仿真器展示出来。

采用上述方法仿真器只能访问芯片中的部分硬件资源，当芯片在运行程序进入死循环或死机状态时，仿真器无法获取硬件资源进行调试的。

发明内容

本发明的目的在于，针对上述现有技术中的不足，提供一种片上系统芯片、测试方法及测试系统，以便在芯片进入死循环或死机状态时，对芯片故障进行分析。

为实现上述目的，本申请实施例采用的技术方案如下：

第一方面，本申请实施例提供了一种片上系统芯片，包括：导出模块、多个电路模块以及多个数据选择器；每个电路模块中包含有至少一个扫描链，每个扫描链由多个扫描寄存器串联形成，所述每个扫描链上前一级扫描寄存器的输出引脚连接后一级扫描寄存器的串行输入引脚；所述每个扫描链上各扫描寄存器的时钟引脚连接一个所述数据选择器的输出引脚；所述每个扫描链上各扫描寄存器的扫描使能端并联在一起，以根据输入的扫描使能信号进入测试模式；

所述导出模块具有多个现场模式输出引脚、多个现场输入引脚、现场输出引脚、现场串行输入引脚、现场时钟输入引脚、现场时钟输出引脚；

每个现场模式输出引脚连接一个所述数据选择器的控制引脚，所述数据选择器的一个输入引脚连接内部时钟，所述数据选择器的另一个输入引脚连接所述现场时钟输出引脚，所述每个扫描链上最后一个扫描寄存器的输出引脚连接一个现场输入引脚，以基于所述现场串行输入引脚的现场模式控制信号、所述现场时钟输入引脚所输入的外部时钟信号的作用下，将目标电路模块中每个扫描链上最后一个扫描寄存器的输出引脚连接至所述导出模块，其中，所述目标电路模块为所述多个现场模式输出引脚中基于所述现场模式控制信号输出时钟选择信号的现场模式输出引脚所连接的数据选择器对应的电路模块，所述时钟选择信号用于使得所述目标电路模块中每个扫描链上各扫描寄存器的时钟引脚输入所述外部时钟信号，其他电路模块中每个扫描链上各扫描寄存器的时钟引脚输入内部时钟信号；

所述现场输出引脚用于输出采集到的所述目标电路模块中每个扫描链上各扫描寄存器内的状态数据，以根据所述目标电路模块中每个扫描链上各扫描寄存器内的状态数据和预先配置的参考数据分析存在故障的扫描寄存器。

可选的，所述每个扫描链上各扫描寄存器的扫描使能端用于连接外部设备，以接收所述外部设备输入的所述扫描使能信号。

可选的，所述导出模块具有现场模式输入引脚，用于连接外部设备，以接收所述外部设备输入的所述扫描使能信号，所述每个扫描链上各扫描寄存器的扫描使能端连接所述现场模式输入引脚，以接收所述扫描使能信号。