[发明专利]一种适用于集成电路的低温漂带隙基准电压源

权利要求书

1.一种低温漂带隙基准电压源，其特征在于，包括：

带隙基准电压产生电路，所述带隙基准电压产生电路包括用于产生带隙基准电压V_ref的带隙基准核心电路，所述带隙基准核心电路具有两支路电流I₁和I₂，且所述带隙基准电压V_ref产生于所述电流I₁的支路上，所述带隙基准核心电路包括由PMOS管M1和M2组成的一级电流镜，所述一级电流镜用于控制所述电流I₁和电流I₂相等；

二级电流镜电路，其输入端连接所述电流I₂的输出端；

差分电路，其具有两个输入端，所述差分电路的其中一个输入端与所述二级电流镜电路的输出端连接，且另一个输入端接入所述带隙基准电压V_ref，并且输出一个优化后的输出电压V_OUT；

其中，

所述二级电流镜电路包括PMOS管M12、NMOS管M13和电阻R14，所述电阻R14的一端接电源VDD，所述电阻R14的另一端连接所述PMOS管M12的漏极，所述PMOS管M12的栅极接入所述电流I₂，所述PMOS管M12的源极连接所述NMOS管M13的漏极，所述NMOS管M13的栅极连接自身的漏极以及所述差分电路的输入端，所述NMOS管M13的源极接地；

所述差分电路包括电源抑制比增强电路，所述电源抑制比增强电路包括PMOS管M6、M7、M8、M9、M10、M14和NMOS管M11、NPN管Q6、Q7以及电阻R10、R11、R13；

所述电阻R10、R11的一端均接电源VDD，所述电阻R10、R11的另一端分别连接所述PMOS管M6、M7的漏极，所述PMOS管M6的栅极和源极分别连接所述PMOS管M7的栅极和所述PMOS管M8的漏极，所述PMOS管M7的栅极和源极分别连接所述PMOS管M10的漏极和所述PMOS管M9的漏极，所述PMOS管M8的栅极和源极分别连接所述PMOS管M9的栅极和所述NPN管Q6的集电极，所述PMOS管M9的栅极和源极分别连接所述PMOS管M8的源极和所述NPN管Q7的集电极，所述PMOS管M10的栅极和源极分别连接所述PMOS管M8的源极和接地；

所述NPN管Q6的发射极连接所述NMOS管M11的漏极，所述NPN管Q7的基极接入所述带隙基准电压V_ref，所述NPN管Q7的发射极连接所述NMOS管M11的漏极，所述NMOS管M11的源极接地；

所述PMOS管M14的漏极接入电源VDD，所述PMOS管M14的栅极连接所述PMOS管M9的源极，所述PMOS管M14的源极与所述NPN管Q6的基极、所述电阻R13的一端连接且输出所述优化后的输出电压V_OUT，所述电阻R13的另一端接地。

2.根据权利要求1所述的一种低温漂带隙基准电压源，其特征在于：

所述差分电路还包括RC电路，所述RC电路包括电容C1、C2和电阻R12；

所述电容C1、C2的一端共接所述PMOS管M14的栅极，所述电容C1、C2的另一端共接所述电阻R12的一端，所述电阻R12的另一端连接所述PMOS管M14的源极。

3.根据权利要求1所述的一种低温漂带隙基准电压源，其特征在于：

所述带隙核心基准电路包括PMOS管M1、M2和NPN管Q1、Q2以及电阻R、R1、R2、R3；

所述电阻R1、R2的一端均接电源VDD，所述电阻R1、R2的另一端分别连接所述PMOS管M1、M2的漏极，所述电阻R1与PMOS管M1所在的支路形成所述电流I₁，所述电阻R2与PMOS管M2所在的支路形成所述电流I₂；

所述PMOS管M1、M2的栅极相连接所述PMOS管M2的源极，所述PMOS管M1的源极连接所述NPN管Q1的集电极，所述PMOS管M2的源极分别连接所述NPN管Q2的集电极和所述PMOS管M12的栅极，所述NPN管Q1、Q2的基极共接形成节点A并产生所述带隙基准电压V_ref，所述NPN管Q2的发射极连接所述电阻R3的一端，所述电阻R3的另一端与所述NPN管Q1的发射极、所述电阻R的一端共接形成节点B，所述电阻R的另一端接地。