[发明专利]缓存管理方法和装置、控制程序及控制器

说明书

本申请实施例提供了一种缓存管理方法和装置、控制程序及控制器；上述方法包括：缓存管理单元MMU基于中央处理器CPU配置信息，识别外接的缓存控制器类型；基于地址管理子模块和缓存控制器类型对应的地址区域，以查表的方式确认偏移地址；基于偏移地址计算出缓存控制器类型的逻辑地址；其中，不同的缓存控制器类型选通的对外连接通道数不同。通过本申请，以解决同一种框架下兼容不同的控制器的问题，进而在同一框架下可兼容多种控制器，以及提高存储效率的效果。

技术领域

本申请涉及通信技术领域，具体而言，涉及一种缓存管理方法和装置、控制程序及控制器。

背景技术

在以太网交换芯片的应用中，往往需要根据应用场景和成本等，选择不同型号的片外缓存单元，即缓存控制器，所以芯片的缓存管理单元(Memory Management Unit,简称MMU)不仅要能够满足基本的功能需求，且要具有良好的兼容性和可移植性，以便在不同的应用场景下，根据存储大小、速率、功耗和成本等因素连接不同的缓存控制器，而不需要进行多次开发，从而节省人力和成本。

随着处理器和存储控制器频率和带宽的不断提升，其各自性能也在不断提高，但缓存访问效率却往往成为系统性能的瓶颈问题，而缓存访问效率与MMU的实现方式有关。在以太网交换芯片中，MMU的主要功能是负责报文(packet,PK)的数据、报文描述符(packetdescriptor,PD)的写请求、写数据分发，并按照写请求保序释放；再将数据根据读请求保序读回，在这个过程中，通过片外地址管理、物理地址映射和拼包等技术尽可能最大化利用缓存带宽，以提高存储控制器的效率。当下主流的缓存控制器有DDR3/DDR4/DDR5(DoubleData Rate,DDR双倍速率)、HBM(High Bandwidth Memory)(高带宽存储器)等，如何在同一种框架下兼容不同的控制器且能够保证其存储效率是待解决的主要问题。

针对上述如何在同一种框架下兼容不同的控制器的问题，目前尚未提出有效的解决方案。

发明内容

本申请实施例提供了一种缓存管理方法和装置、控制程序及控制器，以至少解决相关技术中如何在同一种框架下兼容不同的控制器的问题。

根据本申请的一个实施例，提供了一种缓存管理方法，包括：缓存管理单元MMU基于CPU配置信息，识别外接的缓存控制器类型；基于地址管理子模块和上述缓存控制器类型对应的地址区域，以查表的方式确认偏移地址；基于上述偏移地址计算出上述缓存控制器类型的逻辑地址；其中，不同的上述缓存控制器类型选通的对外连接通道数不同。

根据本申请的另一个实施例，提供了一种缓存管理装置，包括：识别单元，用于使缓存管理单元MMU基于CPU配置信息，识别外接的缓存控制器类型；确认单元，用于基于地址管理子模块和上述缓存控制器类型对应的地址区域，以查表的方式确认偏移地址；计算单元，用于基于上述偏移地址计算出上述缓存控制器类型的逻辑地址；其中，不同的上述缓存控制器类型选通的对外连接通道数不同。

根据本申请的又一个实施例，还提供了一种计算机可读存储控制程序，上述计算机可读存储控制程序中存储有计算机程序，其中，上述计算机程序被设置为运行时执行上述任一项方法实施例中的步骤。

根据本申请的又一个实施例，还提供了一种控制器，包括缓存器和处理器，上述控制器中存储有计算机程序，上述处理器被设置为运行上述计算机程序以执行上述任一项方法实施例中的步骤。

通过本申请，由于采用了缓存管理单元MMU基于CPU配置信息，识别外接的缓存控制器类型；基于地址管理子模块和上述缓存控制器类型对应的地址区域，以查表的方式确认偏移地址；基于上述偏移地址计算出上述缓存控制器类型的逻辑地址；其中，不同的上述缓存控制器类型选通的对外连接通道数不同；因此，实现了同一种框架下不同的控制器的切换，可以解决同一种框架下兼容不同的控制器的问题，进而在同一框架下可兼容多种控制器，以及提高存储效率的效果。

附图说明