[发明专利]平衡存储器部分访问

说明书

本申请涉及平衡存储器部分访问。一些存储器结构设计为可使用至少部分地依赖于存储器访问请求大致均匀地分布在存储器的多个存储器部分上的方案来加速存储器访问。此类存储器部分的示例包括高速缓存存储器的高速缓存组和多存储体存储器的存储体。然而，一些代码可能以将存储器访问集中在总存储器部分的子组的方式执行，这可能降低这些存储器类型中的存储器响应性。为了说明此类行为，所描述的技术可以基于混洗映射来混洗存储器地址，以产生混洗的存储器地址。混洗映射可以基于在存储器地址的位位置处出现的参考位值的计数来确定。将混洗的存储器地址用于存储器请求可以基本上平衡存储器部分上的访问。

技术领域

本申请涉及平衡存储器部分访问。

背景技术

计算机可能具有比计算机的存储器运行更快的处理器。由于这种速度差异，速度较快的处理器等待从速度较慢的存储器接收请求的数据。这种等待会阻碍处理器向用户提供服务，诸如播放视频或更新文档外观。等待可能会导致计算机运行速度非常慢，以至于计算机看起来像冻结了一样，从而使用户感到沮丧。此外，这种速度差异会阻碍计算机特征和应用的增长，原因在于，添加新的应用和特征会降低计算机的性能，所以软件设计者会放弃这样做。

发明内容

在一方面，本申请提供了一种设备，其包含：存储器地址电路系统，所述存储器地址电路系统配置为提供多个存储器地址；位计数器阵列，所述位计数器阵列耦合到所述存储器地址电路系统，所述位计数器阵列配置为跟踪对应于所述多个存储器地址上的至少一个位位置的至少一个位计数值；控制逻辑，所述控制逻辑耦合到所述位计数器阵列，所述控制逻辑配置为基于所述至少一个位计数值来确定混洗映射；以及混洗电路，所述混洗电路耦合到所述存储器地址电路系统和所述控制逻辑，所述混洗电路为配置为使用所述混洗映射来混洗存储器地址以产生混洗的存储器地址。

在另一方面，本申请提供了一种方法，其包含：在多个存储器地址上跟踪多个位位置的位计数值；基于所述跟踪确定混洗映射；使用所述混洗映射来混洗存储器地址以产生混洗的存储器地址；以及使用所述混洗的存储器地址访问存储器。

在另一方面，本申请提供了一种设备，其包含：存储器地址电路系统，所述存储器地址电路系统配置为提供多个存储器地址；位计数器阵列，所述位计数器阵列耦合到所述存储器地址电路系统，所述位计数器阵列配置为随着时间跟踪分别对应于所述多个存储器地址上的多个位位置的多个位计数值；控制逻辑，所述控制逻辑耦合到所述位计数器阵列，所述控制逻辑配置为基于所述多个位计数值来确定混洗映射；以及接口，所述接口耦合到所述控制逻辑，所述接口配置为通过互连将存储器命令传输到存储器装置，所述存储器命令包含所述混洗映射并指示所述存储器装置响应于存储器地址使用所述混洗映射来产生混洗的存储器地址。

附图说明

参考以下附图描述用于平衡存储器部分访问的设备和技术。在所有附图中，相同的数字用于指代相似的特征和部件：

图1示出了可以实现平衡存储器部分访问的示例性设备。

图1-1示出了可以实现平衡存储器部分访问并且包括主机装置和存储器装置的另一示例性设备。

图1-2示出了存储器部分平衡器的示例性“离散”实施方式，其可以包括在不同的单独装置中。

图1-3示出了包括在主机装置和存储器装置上的存储器部分平衡器的示例性“分布式”实施方式。

图2-1示出了包括多个所选存储器部分的示例性存储器和包括存储器地址电路系统和位计数器阵列的示例性存储器部分平衡器。

图2-2示出了示例性存储器地址电路系统和可以跟踪位计数值的示例性位计数器阵列。

图2-3示出了分成两个部分的分布式存储器部分平衡器的示例。

图3示出了从多个存储器地址的位位置分析位计数值以确定多个位比的示例性方法。