[发明专利]SONOS存储器的工艺方法

说明书

本发明公开了一种SONOS存储器的工艺方法，包含：半导体衬底上淀积一层第一氧化层，然后在氧化层表面再沉积一层氮化硅层；使氮化硅层图案化；在整个半导体衬底表面沉积第一多晶硅层；对沉积的第一多晶硅层进行刻蚀；对第一氧化层进行刻蚀；再次沉积第二多晶硅层以及进行CMP工艺；对第一多晶硅层以及第二多晶硅层进行刻蚀；在所述第一多晶硅层以及第二多晶硅层的顶部形成第二氧化层；移除氮化硅层；第三氧化层生长；对第三氧化层及第一氧化层进行刻蚀；淀积ONO层；淀积第三多晶硅层；对第三多晶硅层及ONO层进行刻蚀；淀积第四氧化层及第四多晶硅层；对第四氧化层以及第四多晶硅层进行刻蚀，形成SONOS存储器件。

技术领域

本发明涉及半导体器件制造工艺领域，特别是指一种SONOS存储器的工艺方法。

背景技术

硅-氧化物-氮化物-氧化物-硅(Silicon-Oxide-Nitride-Oxide-Silicon，S0N0S)存储器的单元结构包括一个存储单元(cell)管和一个选择管，两个器件的栅介质层在存储器工作时承受的纵向电场强度都大于CMOS器件，因此两个器件都存在较大的GIDL漏电流。S0N0S存储器的cell管的沟道内已经有较高浓度的N型杂质掺杂以形成耗尽管，cell管所需要的轻掺杂漏区(LDD)的掺杂浓度要比选择管低。而选择管和cell管共用LDD和HALO离子注入，无法区别两管的LDD掺杂；halo离子注入为大角度注入，用于抑制沟道效应和防止源漏穿通。过高的S0N0S cell管LDD掺杂，除了会带来栅诱导漏极泄漏电流(gate-1nduce drainleakage，GIDL)漏电和沟道漏电外，还会由于S0N0S介质层中纵向电场太强而带来干扰(disturb)。

具有低操作电压、更好的COMS工艺兼容性的SONOS技术被广泛用于各种嵌入式电子产品如金融IC卡、汽车电子等应用。如图1所示，为一种镜像分栅SONOS存储器的结构示意图，这种结构的特征是：1）每个存储单元由一个选择管和一个存储管组成，选择管和存储管背靠背相邻；2）每两个相邻的存储单元共用一个源端，并且相邻的选择管与源端共接，组成一个镜像对称的结构，这种紧密排布的结构可有效缩减存储单元的面积。这种存储器的擦写操作与传统两管存储器相同，在读取时，可以关断一边的存储管，从源端接入电压，读取另一边存储管的状态。存储器单元的尺寸越小越好，越小的单元尺寸，在同等面积下能集成更多的存储器单元，实现更高的存储密度。

发明内容

本发明所要解决的技术问题在于提供一种SONOS存储器的工艺方法，能在有限的光刻能力条件下实现更小尺寸的SONOS存储器件。

为解决上述问题，本发明所述的SONOS存储器的工艺方法，包含如下的工艺步骤：

SONOS存储器的工艺方法，包含如下的工艺步骤：

第一步，在半导体衬底上淀积一层第一氧化层，然后在氧化层表面再沉积一层氮化硅层；

第二步，光刻及刻蚀使氮化硅层图案化；

第三步，在整个半导体衬底表面沉积一层第一多晶硅层；

第四步，对沉积的所述第一多晶硅层进行刻蚀，形成所述SONOS存储器选择管的栅极；

第五步，对所述第一氧化层进行刻蚀，去除所述第一多晶硅层之间的第一氧化层，露出半导体衬底表面；

第六步，再次在所述半导体衬底表面沉积第二多晶硅层，所述第二多晶硅层的沉积厚度需填充满所述氮化硅层打开的窗口，然后对第二多晶硅层进行CMP工艺；

第七步，对第一多晶硅层以及第二多晶硅层进行刻蚀；

第八步，在所述第一多晶硅层以及第二多晶硅层的顶部形成第二氧化层；

第九步，移除氮化硅层；

第十步，第三氧化层生长；