[发明专利]上电检测电路、GPIO接口电路及集成电路芯片

说明书

本发明公开了一种上电检测电路、GPIO接口电路及集成电路芯片，涉及集成电路设计技术领域，其中上电检测电路包括RC模块、检测模块和上拉模块；所述检测模块的第一输入端连接所述RC模块的输出端，所述检测模块的第二输入端连接低压电源；所述上拉模块的第一端连接高压电源，所述上拉模块的第二端连接所述检测模块的输出端。上电检测电路能够在接口高压、数字低压的任意上电顺序下均输出有效的隔离信号。

技术领域

本发明涉及集成电路设计技术领域，特别涉及一种上电检测电路、GPIO接口电路及集成电路芯片。

背景技术

在集成电路芯片中，通常是多电源系统，GPIO(General-purpose input/output，通用型输入输出)接口电路工作在高压域，如1.8V，数字core电路工作在低压域，如0.9V。数字低压域的信号通过电平转换电路转换到接口高压域，然后GPIO接口与板极系统通讯。通常情况下，当芯片上电时，接口高压、数字低压上电顺序不确定。如果接口高压先上电，数字低压后上电，则会存在无电域(数字低压域)信号控制有电域(接口高压域)电路，导致GPIO接口在数字低压上电完成前处于不确定状态，则由GPIO控制的板极系统组件则会出现不可控制的状态。

因此，通常GPIO接口电路需要集成电压检测电路，传统的电压检测电路(如图1所示)在接口高压先上电、数字低压后上电时，可以有效避免无电控制有电的情况，但在接口高压和数字低压同时上电时，传统的电压检测电路难以做到数字低压域到接口高压的电平转换电路的有效隔离，导致GPIO接口输出毛刺。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明提出一种上电检测电路，能够在接口高压、数字低压的任意上电顺序下均输出有效的隔离信号。

本发明还提出一种具有上述上电检测电路的GPIO接口电路。

本发明还提出一种具有上述GPIO接口电路的集成电路芯片。

根据本发明的第一方面实施例的上电检测电路，包括RC模块、检测模块和上拉模块；所述检测模块的第一输入端连接所述RC模块的输出端，所述检测模块的第二输入端连接低压电源；所述上拉模块的第一端连接高压电源，所述上拉模块的第二端连接所述检测模块的输出端。

根据本发明实施例的上电检测电路，至少具有如下有益效果：RC模块具有延时特性，RC模块的输出接入检测模块的第一输入端，对检测模块进行控制，而上拉模块则可使电路的功耗降低，且在RC模块和上拉模块的作用下，上电检测电路可以在任意上电顺序下，均可以有效隔离数字低压域到接口高压域的电平转换，即能够输出有效的隔离信号。

根据本发明的一些实施例，所述RC模块包括电阻模块和电容模块，所述电阻模块的第一端连接所述高压电源，所述电阻模块的第二端与所述电容模块的第一端连接。

根据本发明的一些实施例，所述电阻模块包括至少一个第一PMOS晶体管，所述第一PMOS晶体管的源极端与所述高压电源连接，所述第一PMOS晶体管的漏极端与所述电容模块连接；或包括第一电阻，所述第一电阻的第一端与所述高压电源连接，所述第一电阻的第二端与所述电容模块连接。

根据本发明的一些实施例，所述电容模块包括第一电容，所述第一电容的第一端与所述电阻模块连接；或包括电容方式连接的场效应管，所述场效应管与所述电阻模块连接。

根据本发明的一些实施例，所述检测模块包括第二PMOS晶体管和第一NMOS晶体管，所述第二PMOS晶体管的栅极端作为所述检测模块的第一输入端与所述RC模块的输出端连接，所述第二PMOS晶体管的漏极端连接所述第一NMOS晶体管的漏极端，所述第一NMOS晶体管的漏极端作为所述检测模块的输出端连接所述上拉模块的第二端，所述第一NMOS晶体管的栅极作为所述检测模块的第二端连接所述低压电源。

根据本发明的一些实施例，所述第二PMOS晶体管为正比管。