[发明专利]只读存储器、编码阵列生成方法、芯片及存储介质

说明书

本申请实施例提供了只读存储器、编码阵列生成方法、芯片及存储介质，只读存储器包括多个存储单元，同一行的存储单元共用一条字线，同一列的存储单元共用一条位线，每个存储单元均包括晶体管，其中：每个存储单元存储的编码值为根据晶体管的漏极与第一连接端的第一连接状态、晶体管的漏极与晶体管所在列的位线的第二连接状态、晶体管的源极与第一连接端的第三连接状态以及晶体管的源极与晶体管所在列的位线的第四连接状态确定。本申请实施例能够提高ROM内部存储信息的破解难度，降低ROM内部存储信息的泄露风险。

技术领域

本申请属于集成电路技术领域，尤其涉及一种只读存储器、编码阵列生成方法、芯片及存储介质。

背景技术

只读存储器(Read-Only Memory，ROM)包括多个存储单元，每个存储单元主要由晶体管组成。对于存储单元而言，其存储的编码值“0”和“1”所对应的晶体管的连接状态是不同的。

经本申请的发明人发现，目前编码值“0”或“1”仅对应一种晶体管的连接状态，因而根据ROM中各个晶体管的连接状态很容易破解ROM内部存储的信息，存在信息易泄露的风险。

发明内容

本申请实施例提供一种只读存储器、编码阵列生成方法、芯片及存储介质，能够提高ROM内部存储信息的破解难度，降低ROM内部存储信息易泄露的风险。

第一方面，本申请实施例提供了一种只读存储器，只读存储器包括多个存储单元，同一行的存储单元共用一条字线，同一列的存储单元共用一条位线，每个存储单元均包括晶体管，其中：

每个存储单元存储的编码值为根据晶体管的漏极与第一连接端的第一连接状态、晶体管的漏极与晶体管所在列的位线的第二连接状态、晶体管的源极与第一连接端的第三连接状态以及晶体管的源极与晶体管所在列的位线的第四连接状态确定；第一连接端包括接地端或者电源端。

第二方面，本申请实施例提供了一种编码阵列生成方法，方法应用于如第一方面提供的只读存储器，方法包括：

获取目标程序代码；

基于预设的逻辑转换关系，将所述目标程序代码转换为对应的编码阵列，所述编码阵列包括多个由多个子编码值组成的编码组，每个所述编码组对应一个所述存储单元，所述编码组中的每个所述子编码值对应所述第一连接状态、所述第二连接状态、所述第三连接状态和所述第四连接状态中的一个。

第三方面，本申请实施例提供了一种集成电路芯片，集成电路芯片包括如第一方面提供的只读存储器。

第四方面，本申请实施例提供了一种计算机可读存储介质，计算机可读存储介质上存储计算机程序，计算机程序被处理器执行时实现如第二方面提供的编码阵列生成方法的步骤。

本申请实施例的只读存储器、编码阵列生成方法、集成电路芯片及存储介质，每个存储单元存储的编码值为根据晶体管的漏极与第一连接端的第一连接状态、晶体管的漏极与晶体管所在列的位线的第二连接状态、晶体管的源极与第一连接端的第三连接状态以及晶体管的源极与晶体管所在列的位线的第四连接状态确定，第一连接端包括接地端或者电源端，即通过晶体管的源漏两极的四个连接状态来表示/确定晶体管存储的编码值，使得编码值“0”和“1”中的每个对应多种不同的晶体管的连接状态，从而使得非法用户很难通过各个晶体管的连接状态破解ROM内部存储信息，提高了破解ROM内部存储信息的难度，减小了ROM内部存储信息易泄露的风险。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单的介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为相关技术中晶体管存储编码值0和1时的连接状态的电路示意图；

图2示意性示出了相关技术中晶体管存储编码值0时的版图；