[发明专利]一种基于完美哈希算法的路由查找器和方法

说明书

本发明公开了一种基于完美哈希算法的路由查找器和方法，包括输入模块、完美哈希函数模块和PN查找表模块；所述输入模块用于输入IP地址，所述输入模块的输出端连接完美哈希函数模块的输入端，所述完美哈希函数模块的输出端连接PN查找表模块输入端。将输入的IP地址进行完美哈希运算，得到一个对应的哈希值，将哈希值作为PN查找表的索引，访问PN查找表对应位置上的元素，并输出该元素，完成路由器查找。能够解决现有路由查找的资源高消耗、高功耗问题，同时保证较低延迟以及较低的键值更新延迟。

技术领域

本发明属于电子技术领域，具体属于一种基于完美哈希算法的路由查找器和方法。

背景技术

现有网络路由器及交换机的路由查找器主要基于软件的Trie树结构或硬件的CAM/TCAM实现。这种方式对存储资源的消耗较大，会导致电路面积、功耗过高。同时，传统的CAM/TCAM方式在FPGA实现方案中不好适配，计算、存储资源消耗过大。传统路由查找方法无法满足特殊网络应用(如：传输网、自组网)中低延迟、低功耗、高带宽、低成本等需求。

现有的TCAM路由查找及优化方式如下：

(1)对键值集合进行优化裁剪。通过键值前缀和后缀的匹配方法，减少有效键值的个数，进而减少所需CAM的行数，最终降低CAM的存储大小，同时提高查找速度。优化方式(1)的问题是降低的程度取决于输入键值集合中键值的分布，因此降低程度不稳定。另外，现有方法最多可以减少50％-95％，即使减少到95％，资源消耗仍较大。

(2)降低查找的并行化程度，即对CAM分级查找，先对前一部分bit进行查找，得到匹配结果后，再对后一部分bit进行查找。这样降低了总的存储开销，同时也减轻了每一级的fan-in和fan-out，可以支持更高的时钟频率，从而降低查找延迟。优化方式(2)的问题是分多级查找会成倍增加查找的延迟，影响总的数据传输带宽。另外，该方式对存储资源的优化效果不明显。

(3)使用类似Cache(缓存)的原理进行查找，即先用较小CAM对高频出现的键值进行查找，若Miss，则去较大的CAM中进行查找。优化方式(3)的问题是查找时间不是稳定的，有时快有时慢，且存储资源消耗与之前相比并无减小。

综上所述，现有方案无法兼顾较低的空间资源消耗、低功耗以及低延迟。

发明内容

为了解决现有技术中存在的问题，本发明提供一种基于完美哈希算法的路由查找器和方法，能够解决现有路由查找的资源高消耗、高功耗问题，同时保证较低延迟以及较低的键值更新延迟。

为实现上述目的，本发明提供如下技术方案：

一种基于完美哈希算法的路由查找器，包括输入模块、完美哈希函数模块和PN查找表模块；

所述输入模块用于输入IP地址，所述输入模块的输出端连接完美哈希函数模块的输入端，所述完美哈希函数模块的输出端连接PN查找表模块输入端。

优选的，所述完美哈希函数模块包括模r电路、第一存储器、MurMur1哈希器和模m电路；

所述输入模块的输出端连接模r电路的输入端和MurMur1哈希器的输入端，所述模r电路的输出端连接第一存储器的输入端，所述第一存储器的输出端连接MurMur1哈希器的输入端，所述MurMur1哈希器的输出端连接模m电路的输入端。

进一步的，所述MurMur1哈希器包括参数模块、第一P模块、第二P模块和第一乘法模块；

所述输入模块的输出端连接参数模块的输入端，所述参数模块的输出端连接第一P模块的输入端，所述第一存储器的输出端连接第一P模块的输入端和第二P模块的输入端，所述第一P模块的输出端连接第二P模块的输入端，第二P模块的输出端连接第一乘法模块的输入端。

进一步的，所述第一P模块和第二P模块结构相同。